IP核可测试性设计指南（送审稿编制说明）.doc.docVIP

电子行业标准《IP核可测试性设计指南》（送审稿） 编制说明 一、工作简况 本项目的下达计划任务主管部门为工业和信息化部军民结合推进司、电子信息司，本项目的计划代号为2015-1789T-SJ。主要承办单位有哈尔滨工业大学、工业和信息化部软件与集成电路促进中心、合肥工业大学，牵头单位为哈尔滨工业大学。自项目下达起，开展了《IP核可测试性设计指南》的起草工作。然后进行了征求意见工作。根据征求的意见对《IP核可测试性设计指南》进行了相应的修订工作。 二、标准编制原则和确定主要内容的论据及解决的主要问题 标准编制原则：本项目主要规定了嵌入到SoC中的IP核的可测试性约束和结构，对可测试性结构、测试包封（wrapper）及测试接口进行规定，以确保最大化嵌入到SoC中的IP核的制造测试覆盖率，同时最小化测试开发周期。本指南可作为IP核可测试性设计的指南，适用于军用和民用IP核的提供者和集成者，以及第三方鉴定检验机构对IP核进行可测试性设计、测试集成和IP核测试。 本指南主要针对IP核及IP核集成到SoC的可测试性设计提供设计方法和指导原则。面向的是IP设计问题中的可测试性设计以及在SoC中的测试集成所面临的可测试性设计问题。 本指南所涉及的技术均可在军民IP中使用。然而，针对军用IP的特殊要求，例如可靠性的要求，本指南规定了支持可靠性特性的老练测试的可测试性结构的设计指南。 标准主要内容论据及解决的主要问题： 一般性指南 一般性指南规定IP的可测试性结构的一般遵循的规则及指导原则，以便于SoC中IP的测试开发、测试交付及集成。 时序考虑 对IP测试电路的测试模式控制信号、测试时钟等时序关系进行规定或给出指导原则。 IDDQ测试 对IP进行IDDQ测试所需要考虑的测试模式控制、电路静态电流以及电路工作模式给出设计指导原则。 扫描测试 扫描测试是IP实现可测试性设计的一种主要手段，以保证IP本身的可测试性。对IP中的扫描测试进行规定以及给出指导原则。对扫描测试的时钟、触发器、同步、扫描插入给出设计指导原则，以便可以使用ATPG工具有效地生成IP的测试向量。对IP可进行测试扫描综合的设计风格给出指导原则，例如扫描稳定性、扫描效率等等。以便保证测试结构以及生成的测试向量的质量。 IP测试包封 为了进行测试包封的开发而制定的规则和指导原则。测试包封使得SoC中的IP能够独立地进行测试，并且也可用于IP之间逻辑电路的测试。解决SoC中IP的测试以及IP核之间逻辑的测试问题。 存储器测试 存储器是一种重要的IP。对具有BIST的存储器和没有BIST存储器给出测试设计指导原则。 逻辑BIST 有些IP中包含了逻辑电路的内建自测试（LBIST），针对这种情况给出测试设计指导原则。 老练测试 为了使IP在集成到SoC后能够支持芯片的老练测试，IP应包含相应的测试存取机制。针对这种情况给出测试设计指导原则。军用IP应支持老练测试的存取机制。 三、主要试验（或验证）情况分析 本项目涉及的是IP核可测试性的设计指南，为IP核的提供者和集成者，以及第三方机构对IP核进行可测试性设计、测试集成和IP核测试提供设计指南。关于标准技术的验证情况包括两个方面：1、涉及IP核本身的可测试设计技术为成熟的技术，如扫描测试等等，本标准针对IP核在设计时可能出现的影响测试效果的可测试性设计问题给出设计指南；2、涉及IP核在SoC测试集成的技术，包括IP核测试包封、IP核测试存取机制、IP核测试控制机制，IP测试包封兼容于IEEE 1500标准规定，而且相关技术在本单位的SoC中进行了实际应用。 四、知识产权情况说明 无。 五、产业化情况、推广应用论证和预期达到的经济效果 SoC中包含多种IP核，这些IP核可能是软核、固核或硬核，当其嵌入到SoC中后，就缺乏了可测试性。为了解决IP核的可测试问题，需要对嵌入到SoC中的IP核的可测试结构、测试接口、测试控制及测试存取等进行规定或给出设计指南，这有助于IP核的测试开发以及在SoC中的测试集成。我国SoC设计发展迅速，对IP核的需求急剧增长，因此急需制定一套IP核可测试性设计指南，满足IP核提供者、集成者和鉴定检验机构对IP核进行可测试性设计和IP核测试的基本需求。目前国际上针对IP核可测试性设计最具代表性的是IEEE 1500标准和虚拟插座接口联盟（VSIA）的工作。标准集中于IP核提供者与IP核使用者之间接口标准的制定，包括内核测试信息传递交付和嵌入IP核的测试存取。然而标准仅仅对测试包封（wrapper）进行了规定，对IP核测试控制的要求并不明确，与IC中传统的可测试性设计结构之间的接口也不明确，可操作性较差，针对嵌入到SoC中的IP核及本身可测试性结构，制定嵌入到SoC中的IP核的可测试性设计指南，便于IP核的可测试性设计和测试。