16 清华大学 计算机组成原理 第4章第3讲 4_3.pptVIP

这不是一个技术问题，而是一个经济问题。从技术上说，能制造出多高速度的CPU，就能制造出同样速度的存储器，只不过是我们是否愿意付出如此高的价格。 有没有更好的办法？能否用廉价的高容量存储器实现相对的高速度呢？ * 程序的局部性原理 程序在一定的时间段内通常只访问较小的地址空间 两种局部性： 时间局部性 空间局部性 地址空间 访问概率 * 层次存储器系统 使用高速缓冲存储器Cache来提高CPU对存储器的平均访问速度。 时间局部性：最近被访问的信息很可能还要被访问。 将最近被访问的信息项装入到Cache中。 空间局部性：最近被访问的信息临近的信息也可能被访问。 将最近被访问的信息项临近的信息一起装入到Cache中。 * MEMORY CACHE CONTROL CACHE的基本运行原理 数据总线 译码选一单元 比较选一行 读过程为例 地址总线 ADDR DATA CACHE CPU * 要解决的主要问题 1. 地址之间的映射关系： 如何从主存地址得到Cache地址？ 2. Cache中的内容是否已经是主存对应地址的内容？ 3. Cache内容装入策略 如何提高Cache的命中率？ * 几个参数 块（Line）：数据交换的最小单位 命中（Hit）：在较高层次中发现要访问的内容 命中率（Hit Rate）：命中次数/访问次数 命中时间：访问在较高层次中数据的时间 失效（Miss）：需要在较低层次中访问块 失效率（Miss Rate）：1-命中率 失效损失（Miss Penalty）：替换较高层次数据块的时间+将该块交付给处理器的时间 命中时间失效损失 * 参数典型数值 块大小：4~128Byte 命中时间：1~4周期 失效损失： 访问时间：6~10个周期 传输时间：2~22个周期 命中率：80%~99% Cache容量：1KB~256KB * 全相联方式 C P U 数据 地址 有效位 主存储器 CACHE 比较 译码 标志 数据 块号 块内地址 主存地址 * 全相连映射硬件实现举例 * 全相联方式的地址映射 特点 1. 主存的字块可以和Cache的任何字块对应，利用率高，方式灵活。 2. 标志位较长，比较电路的成本太高。如果主存空间有2m块，则标志位要有m位。同时，如果Cache有n块，则需要有n个比较电路。 使用成本太高 * 直接映射方式 C P U 数据 地址 有效位 主存储器 CACHE 比较 译码 译码 块 内 地 址 块 号 标志 数据 块号 块内地址 主存地址 * Cache 举例 8 块 cache 每块16 字节 “直接映射”: 内存中的每个单元在Cache中只会有一个唯一的位置和它对应。 0-15 32-47 16-31 … 128-143 160-175 144-159 … * 直接映射Cache 举例 假定有如下访问操作: Read location 0 Read location 16 Read location 32 Read location 4 Read location 8 Read location 36 Read location 32 Read location 128 Read location 148 cache中命中和缺失各有多少次? 0-15 32-47 16-31 … 128-143 160-175 144-159 … 0-15 16-31 32-47 XXX 128-143 XXX 144-159 * Cache 举例：续 Cache中命中和缺失次数? Read location 0: Miss Read location 16: Miss Read location 32: Miss Read location 4: Hit Read location 8: Hit Read location 36: Hit Read location 32: Hit Read location 128: Miss Read location 148: Miss 命中率 = 4/9 = 45% 注意:失效的原因 启动失效 冲突失效 0-15 32-47 16-31 … 128-143 160-175 144-159 … 0-15 16-31 32-47 XXX 128-143 XXX 144-159 * 直接映射 Cache:硬件实现 * 增加块大小可以更好地利用空间局部性 直接映射 Cache: 硬件实现 A d d r e s s ( s h o w i n g b i t p o s i t i o n s ) 1 6 1 2 B y t e o f f s e