电子打铃器jun.doc

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子打铃器jun

目 录 一、概述 1 二、电子打铃器方案 1 三、电子打铃器硬件设计 2 3.1单片机最小系统 2 3.2键盘与开关电路 5 3.3输出电路 6 四、电子打铃器软件设计 8 4.1主函数 8 4.2按键处理函数 9 4.3打铃比较函数 10 五、电子打铃器调试与分析 10 5.1设计及调试 10 5.2调试现象及分析 11 六、结束语 11 参考文献 12 附录A 13 附录B 14 附录C 15 电子打铃器 一、概述 随着科学技术的发展,计算机技术在电子电路设计中发挥着越来越重要的作用。20世纪80年代后期,出现了一批优秀的电子设计自动化软件,如Protel99Se,Proteus,KeilC51等,为软件开发提供有利环境。随着单片机开发技术的不断发展,开发软件也在不断的发展。目前,单片机正朝着高性能和多品种方向发展趋势将是进一步向着CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路内装化等几个方面发展,已经在日常生活和控制领域等方面得到广泛的应用,它正为我国经济的快速发展发挥着举足轻重的作用。 自步入学校至今,电子打铃器就一直伴随着我们,它使得我们的生活变得很有规律,是作息时间不可或缺的工具,适用于学校上下课打铃、企事业单位上下班打铃、公司办公室考勤打铃、以及电气自动化的控制时间需要以秒为时间单位的应用场合。4位LED显示当前时间。 用一个发光二极管模拟电铃,响铃10s。 按我校冬、夏两季作息时间每天上下课自动打铃。 通过“时” 键和“分”键分别校正时和分,每按一次对应+1。 二、电子打铃器方案 总的来说,是利用单片机及定时器设计的一个时钟,在每次秒加1的计时过程中,都与预先设定好的时间作比较,如果相等就进行打铃,不等则返回。即电子打铃器是以单片机器件为主体,设计的自动打铃器。本电子打铃器是按我校冬、夏两季作息时间设计的,上下课自动打铃,每次响铃10秒,也可以显示当前的时间,且能通过“时” 键和“分”键分别校正时和分,每按一次对应+1。 如图1所示,电子打铃器大致由单片机、蜂鸣器装置、数码管显示装置、按键检测装置及选择冬夏时间开关装置组成。利用AT89C51单片机,通过数码管扫描模块、响铃模块、按键处理模块、比较模块等,实现当前时钟的显示及响铃。蜂鸣器在响铃模块的控制下,用于模拟打铃;显示器为6位数码管,通过数码管扫描模块,用于显示当前时间的“时”、“分”、“秒”;通过按键处理模块,对两个按键扫描,实现对时和分的校正;利用开关选择冬夏作息时间;比较模块为当前时间与时间表内时间比较,若相等,则打铃。 三、电子打铃器硬件设计 单片机是由CPU、并行口、ROM、RAM、定时/计数器、串行口和中断系统等组成部分,通过内部总线把各主要部件接为一体,其内部总线包括地址总线、数据总线和控制总线。其中,地址总线的作用是在进行数据交换时提供地址,CPU通过它们将地址输出到存储器或I/O接口;数据总线的作用是在CPU与存储器或I/O接口之间,或存储器与外设之间交换数据;控制总线包括CPU发出的控制信号线和外部送入CPU的应答信号线等。Vcc:芯片电源,接+5V。 VSS:电源接地端。 2.时钟引脚 XTAL1:片内放大器输入端。 XTAL2:片内放大器输出端。   3.专用控制端口   (1)ALE/:地址锁存允许/片内EPROM编程脉冲 。    ① ALE功能:用来锁存P0口送出的低8位地址。   ②功能:片内有EPROM的芯片,在EPROM编程期间,此引脚输入编程脉冲。   (2):外ROM读选通信号。   (3)RST/VPD:复位/备用电源。    ① RST(Reset)功能:复位信号输入端。    ② VPD功能:在Vcc掉电情况下,接备用电源。   (4)/Vdd:内外ROM选择/片内EPROM编程电源。    ①功能:内外ROM选择端。    ② Vdd功能:片内有EPROM的芯片,在EPROM编程期间,施加编程电源Vpp。      AT80C51共有4个8位并行I/O端口:P0、P1、P2、P3口,共32个引脚。 P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。 P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。

文档评论(0)

pangzilva + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档