第3章TMS320DSPCPU内核结构.pptVIP

第3章 TMS320LF240x的CPU功能模块和时钟模块 3.1 CPU功能模块 CPU模块包括：输入定标移位器、中央算术逻辑单元（CALU）和乘法器等。 3.1.1 输入定标移位器 该单元将来自程序/数据存储器的16位数据调整为32位 数据送到中央算术逻辑单元（CALU)。因此，输入定 标移位器的16位输入与数据总线相连，32位输出与 CALU单元相连。 3.1.2 乘法器 16×16位的硬件乘法器，单个机器周期内产生一个32 位的有符号或无符号乘积。 乘法器接收的两个乘数，一个来自16位的临时寄存器（TREG），另一个通过数据读总线（DRDB）取自数 据存储器，或通过程序读总线（PRDB）取自程序存储器。 两个输入值相乘后，32位的乘积结果保存在32位的乘 积寄存器（PREG）中。 3.1.3 中央算术逻辑单元 中央算术逻辑单元（CALU)实现大部分算术和逻辑运 算功能，大多数功能只需一个时钟周期，这些运 算功能包括：16位加、16位减、布尔运算、位测 试以及移位和循环功能。 CALU有两个输入，一个由累加器提供，另一个由乘积寄存器（PREG）或数据定标移位器的输出提供。 3.1.4 累加器（ACC) 当CALU中的运算完成后，其结果就被送至累加器，并 在累加器中执行单一的移位或循环操作。 累加器的高位和低位字中的任意一个可以被送至输出 数据定标移位器，在此定标移位后，再保存于数据 存储器。与累加器有关的状态位和转移指令： 1．进位标志位C :ST1的第9位 2．溢出方式标志位OVM 3．溢出标志位OV 4．测试/控制标志位TC :ST1的第11位 3.1.5 输出数据定标移位器 它存储指令中指定的位数，将累加器输出的内容左移0－7位，然后将移位器的高位字或低位字存到数据存储器中（用SACH或SACL指令）。在此过程中，累加器的内容保持不变。 3.1.6 状态寄存器ST0和ST1 ST0和ST1包含了DSP运行时的各种状态和控制位。内容可被读出并保存到数据存储器（用SST指令），或从数据存储器读出加载到ST0和ST1 （用LST指令），用来在子程序调用或进入中断时实现CPU各种状态的保存。 可用指令对ST0和ST1中的各个位单独置1或清0（SETC 或CLRC指令）。 ST0各位的含义如下： ARP（位15-13）：辅助寄存器（AR）间接寻址的指 针，选择当前的8个辅助寄存器AR中的一个。AR被装 载时，原ARP的值被复制到ARB中。 OV（位12）：溢出标志位。用以指示CALU中是否发生 溢出，如溢出则该位为1。 OVM（位11）：溢出方式标志位 ＝0，累加器中结果正常溢出。 ＝1，根据溢出的情况，累加器被设定为它的最 大正值或负值。 ST0各位的含义如下： INTM（位9）：中断总开关位 ＝1，所有可屏蔽中断被禁止 ＝0，所有可屏蔽中断有效 DP（位8-0）：数据存储器页面指针 9位的DP与指令中的7位形成16位的数据存储器的直接地址。 ST1各位的含义如下： ARB（位15-13）：辅助寄存器指针缓冲器。 当ARP被加载到ST1时，原来的ARP被复制到ARB中，也可将ARB复制到ARP中。 CNF（位12）：片内DARAM配置位 0－片内DARAM映射到数据存储器区； 1－片内DARAM映射到程序存储器区。 ST1各位的含义如下： TC（位11）:测试/控制标志位。根据被测试位的值，该位被置1或清0。 SXM（位10）:符号扩展方式位，决定在计算时是否使 用符号扩展： 1－数据通过定标移位器传送到累加器时将产生符号 扩展； 0－不产生符号扩展。 ST1各位的含义如下： C（位9）:进位标志位 XF（位4）:XF引脚状态位。可用指令置1或清0。 PM（位1-0）:乘积移位方式 00－乘法器的32位乘积不移位，直接入CALU。 01－PREG左移1位后装入CALU，最低位填0； 10－PREG左移4位后装入CALU，低4位填0； 11－PREG输出进行符号位扩展，右移6位。 3.1.7 辅助寄存器算术单元（ARAU） ARAU完全独立于中央算术逻辑单元。主要功能：是在CALU操作的同时执行8个辅助寄存器AR7-AR0中的算术运算，AR7-AR0提供了强大而灵活的间接寻址能力。 3.2 锁相环（PLL）时钟模块和低功耗模式 LF240xDSP片内集成有锁相环(PLL)电路。可从一个较 低频率的外部时钟合成片内较高工作频率的时钟。 LF240xDSP有3个引脚与时钟模块有关： （1）XTAL1/CLKIN：外接的基准晶体到片内振荡器输 入引脚；如使用外部振荡器