《物联网理论与技术》第10章：DA与AD转换器及其应用.ppt

第10章 D/A与A/D转换器及其应用 10.1 概述 10.2 D/A转换器 10.3 A/D转换器 10.4 简易正弦信号发生器设计 10.4 简易正弦信号发生器设计 10.5 A/D采样控制状态机电路设计 实 验 实 验 实 验 实 验 实 验 10.3.4 典型集成A/D转换器及应用 2. 串行A/D转换器 图10-21串行A/D转换器MAXl87/189引脚图 第一步，启动A/D转换，等待转换结束。 第二步，串行读出转换结果。 10.4.1 工作原理 图10-22 正弦信号发生器结构框图 10.4.2 定制ROM的初始化波形数据文件 图10-23 设定初始化文件格式 图10-24 mif数据表格 10.4.2 定制ROM的初始化波形数据文件 【例10-3 】romd.mif文件 WIDTH = 8; DEPTH = 64; ADDRESS_RADIX = HEX; DATA_RADIX = HEX; CONTENT BEGIN 0 : FF; 1 : FE; 2 : FC; 3 : F9; 4 : F5; …（数据略去） 3D : FC; 3E : FE; 3F : FF; END; 10.4.3 定制LPM元件 图10-25 简易正弦信号发生器顶层电路设计 10.4.4 完成顶层设计 图10-26 当前工程仿真波形输出 10.4.4 完成顶层设计 图10-27利用In-System Memory Content Editor读取LPM_ROM中数据 10.5.1 控制原理 图10-28 ADC0809采样控制状态图 ST0 ST1 ST2 ST3 ST4 ST5 ALE=0→1 EOC=1 EOC=0 ST6 ST7 START=0→1 OE=1 LOCK=0 OE=0 LOCK=1 OE=0 LOCK=0 10.5.2 ADC采样控制电路设计 图10-29 ADC0809采样控制电路 10.5.3 状态译码器设计 图10-30 状态译码器ADCINT描述 10.5.4 时序仿真与时序分析 图10-31 ADC0809采样状态机工作时序 10.5.5 硬件实现与硬件实测 最后锁定引脚，编译后下载于FPGA中后，可以在实验系统上（参考附录1）硬件验证此项设计的准确性。在实验中可以将74374的输出用实验系统上的数码管显示，输入的模拟电压可以用实验系统上的电位器产生。如果一切准确，旋转电位器时，可以看到数码管的数值变化。由于电位器的电压变化范围是0—5V，数码管显示的对应的数据应该是00—FF 。 10-1．简易正弦信号发生器设计 （1）按照10.4节的流程，设计一个正弦信号发生器。要求ROM是8位数据线，8位地址线。256个8位波形数据的mif文件通过两种方式建立，一种用QuartusII的专用编辑器建立，另一种参考附录1建立。首先创建工程、调用LPM_ROM等模块、在原理图编辑窗中绘制电路图、全程编译、对设计进行时序仿真、根据仿真波形说明此电路的功能、引脚锁定编译、编程下载于FPGA中，用实验系统上的DAC0832作波形输出，用示波器来观察波形。完成实验报告。 （2）学习使用QuartusII的In-System Memory Content Editor来观察FPGA中LPM_ROM中的波形数据，并在在线改变数据后，从示波器上观察对应的输出波形。 （30学习使用QuartusII的SignalTapII观察FPGA输出的正弦波形。 10-2．8通道逻辑分析仪示波器显示控制电路设计 根据第9章的实验9-2，和实验10-1，为此8通道逻辑分析仪设计一个显示控制电路。 首先根据实验10-1，设计一个锯齿波信号发生器。此发生器不需要LPM_ROM，只要一个8位计数器（计数时钟频率约60KHz）即可，让此计数器的输出直接接DAC0832，即可产生周期性锯齿波。选择示波器X-Y功能，让输出的锯齿波接示波器的X端，控制横向扫描。 同时，用产生锯齿波的同一时钟同步控制图9-28逻辑分析仪电路中RAM0的时钟inclock；另增加一个8选1多路选择器对RAM0的8位输出进行选择。多路选择器的输出随8路选择，每一次为输出有一个阶梯增量（作一个译码器类加法器），然后把输出接示波器