Lecture__定点运算器.ppt

定点运算器的基本结构 2、双总线结构的运算器 定点运算器的基本结构 3、三总线结构的运算器 小结 理解行波进行加法器逻辑表达式，串行进位的时间延迟 理解先行进位表达式及逻辑图 理解74181ALU的逻辑图、两级先行进位ALU 理解三态门的作用、内部总线 了解三种ALU基本结构 Questions? 作业9 9-1. 一个可完成加、减、乘、除4种定点运算的运算器结构如图所示，图中A，B，C为3个寄存器，并且A，B寄存器具有联合左、右移的功能，∑可完成加、减运算。箭头及连接线标明了数据流通的方向。试说明加、减、乘（原码一位乘）、除（原码一位除）运算在该图上是如何实现的。 9-2. 知一浮点向量加法流水线由阶码比较、对阶、尾数相加和规格化四段流水构成，每段所需要的时间(包括缓冲寄存器时间)分别为30ns, 25ns, 55ns, 50ns，请画出该流水线的时空图，并计算加速比。 32/11　 加法：将数据L，R分别输入到寄存器A,C中，A,C将数据传到∑中进行加法运算，将结果传到A中，再输出 减法：将数据L，R分别输入到寄存器A,C中，A,C将数据传到∑中进行减法运算，将结果传到A中，再输出 乘法：假设两个n位数相乘，A放入初始值0，B放乘数，C放被乘数 判断B中数据的最低位，若为1，则A,C的数据传入∑中进行加法运算，结果传入A中，A,B联合右移；若为0，则A,B直接联合右移 重复第一个操作n次 则最后A中数据为结果高位部分，B中数据为结果低位部分 除法:A放被除数，B放商，C放除数，B先置初始值0A与C传入∑做减法运算， 若结果为正，B的最后一位置1，A左移一位，与C的数据相加；否则置0 ，A左移一位，与C的数据相减 重复第一次操作n次 最后B中数据为所求结果 流水线浮点运算器 A＝a×2P,　　B＝b×2q 　　在4级流水线加法器中实现上述浮点加法时,分为以下操作： (1) 求阶差 (2) 对阶 (3) 相加 (4) 规格化 问题 怎么将加减乘除及逻辑运算集成在一个运算器中？ 如何利用74181ALU（4位）运算器设计更多位的运算器及BCD码的十进制加法器？ 定点运算器 课程结构 主要内容 多功能算术/逻辑运算单元ALU 内部总线 定点运算器的基本结构 多功能算术/逻辑运算单元ALU 回顾一位全加器 输入 输出 Ai Bi Ci Fi Ci＋1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 多功能算术/逻辑运算单元ALU 将一位全加器改造成多功能算术/逻辑运算单元 逻辑运算：由Fi=Xi ⊕ Yi ⊕ Ci, 如果Ci=0,则Fi=Xi ⊕ Yi 如果Yi=0, Xi=Ai, 则Fi=Ai, 如果Yi=1, Xi=Ai, 则Fi=Ai* 如果Xi=(Ai*+Bi*), Yi=1,则Fi=AiBi …. 算术运算: 考虑进位Ci 如果Xi=Ai，Yi=Bi*,C0=1,则 可用于计算A－B … 多功能算术/逻辑运算单元ALU 74181ALU的函数发生器 S0 S1 Yi S2 S3 Xi 0　00　11　01 1 0　00　11　01　1 1 S0S1S2S3＝0000 Fi=1⊕Ai*=Ai S0S1S2S3＝1111 Fi=0⊕(Ai*+Bi*)=(AiBi)* S0S1S2S3＝1010 Fi=(Ai*Bi*)⊕Ai*=Ai*Bi=Ai+Bi …… S0S1S2S3＝1000 Fi=1⊕(Ai*Bi*)=Ai+Bi 多功能算术/逻辑运算单元ALU 74181ALU的函数发生器 S0 S1 Yi S2 S3 Xi 0　00　11　01 1 0　00　11　01　1 1 对于上表，有Xi+Yi=Xi, Xi.Yi=Yi AiBi AiBi s0s1 00 01 11 10 11 10 01 00 0 0 0 0 0 0 s2s3 00 01 11 10 11 10 01 00 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 0 1 0 0 Xi＝S2S3＋S2S3（Ai＋Bi）＋S2S3（Ai＋Bi）＋S2S3Ai Xi＝ S3AiBi ＋ S2AiBi 　　 Xi＝ S3AiBi ＋ S2AiBi Yi＝S0S1Ai＋S0S1AiBi＋S0S1AiBi Yi＝Ai＋S0Bi＋S1Bi Yi＝Ai＋S0Bi＋S1Bi 上页的化简 由：Xi＝ S3AiBi ＋ S2AiBi 　　Yi＝S3AiBi ＋ S2AiBi Xi Yi ＝(S3AiBi ＋ S2AiBi)( S3AiBi