微机原理第6章微型计算机的输入输出.pptVIP

* * 第6章 微型计算机的输入/输出 6.1 CPU与外设通信的特点 6.2 CPU与外设间的数据传输方式 6.3 CPU与外设通信的接口 6.4 8086 CPU的输入/输出 6.1 CPU与外设通信的特点 CPU与外设通信具有如下特点： 要有接口作为CPU与外设通讯的桥梁。 要有数据信息传送之前的“联络”。 要传递状态、数据及控制三方面信息。 接口电路通常包含一组能够与处理器交换信息的寄存器或缓冲器，称为I/O端口。 数据端口：存放数据信息。 状态端口：存放状态信息，反映外设当前工作状态。 控制端口：存放控制信息。 6.1.1 I/O接口的用途 进行译码选址，指定CPU与某一外设通信。 提供联络信号，协调数据传送的状态信息。 进行中断管理，提供中断信号。 转换信息格式，如串-并行数据转换。 进行电平转换，如TTL电平与RS-232电平转换。 协调速度，如采用锁存。 时序控制，提供实时时钟信号。 6.1.2 I/O端口的寻址方式 (1)存储器映像的I/O寻址 将存储单元和I/O端口地址统一编址。 可以用访向存储器的指令来访问I/O端口，但减少了存储器的可用地址空间。 (2)I/O映像的I/O寻址 I/O端口地址与存储单元地址分开编址。 CPU的A15~A0对应8位I/O端口的寻址线，可访问216=64K个8位端口；M/IO=0，表示寻址的是I/O端口；访问I/O端口只能用IN/OUT指令。 优点——不占用存储空间，使存储器地址范围扩大；只能使用IN/OUT指令访问外设，使程序阅读方便。缺点——指令少，编程相对不灵活；硬件上增加I/O端口的译码芯片，成本增加。 8086 CPU中采用的是I/O映像的I/O寻址方式(I/O端口独立编址方式)，它和存储器的单元地址必须连续不同，I/O端口的编址可以断续。 6.1.3 I/O端口地址的形成 (1)使用存储器映像的I/O寻址方式 I/O接口和存储器可用同一个译码器。 图中M/IO=1，RAM为2片6108；存储单元地址范围为00000H~007FFH，共2KB寻址空间；I/O端口地址范围为00800H~00FFFH，共2KB寻址空间。 (2)使用I/O映像的I/O寻址方式 I/O接口需单独使用一个译码器。 图中M/IO=0；1#接口的端口地址范围为80H~87H；2#接口的端口地址范围为88H~8FH。 6.2 CPU与外设间的数据传输方式 程序控制传输方式 同步传输方式 (无条件传输方式) ——CPU直接与外设传输数据，而不需要了解外设的状态。 ——CPU先查询外设状态，查询到准备就绪才与外设传输数据。 ——外设在完成数据传输的准备后通知CPU，CPU才与外设传输数据。 ——在外设和内存之间传输数据时，不通过CPU中转，由专门的DMA控制器完成两者的直接传输。 异步查询方式 (条件传输方式) 中断传输方式 存储器直接存取方式(DMA传输方式) 6.3 CPU与外设通信的接口 6.3.1 同步传输方式与接口 1. 同步输入方式与接口 (1)同步输入过程 提供端口地址，以便CPU从指定的外设取入数据。 执行IN指令或存储器读指令。 地址译码器输出，同时产生M/IO和RD控制信号。 数据从端口中输入至CPU寄存器。 (2)同步输入硬件接口电路 为防止CPU在取外设数据时，数据发生变化，往往在硬件上采取缓冲器或锁存器，把外设数据保存起来。 右图为一个同步输入硬件接口电路。 (3)缓冲器74LS244 74LS244是8位三态缓冲器，有2个片选端CE1和CE2。 输入D0~D7和输出Q0~Q7分为两组，分别由CE1和CE2控制。 74LS244只能用于输入接口。 2. 同步输出方式与接口 (1)同步输出过程 提供端口地址，以便CPU将数据送到指定的外设。 执行OUT指令或存储器写指令。 地址译码器输出，同时产生M/IO和WR控制信号。 CPU将数据输出到端口。 (2)同步输出硬件接口电路 由于CPU数据线上挂的负载很多，为保证CPU数据的准确传输，除正确提供端口地址外，还需将数据锁存或驱动后提供给外设。 右图为一个同步输出硬件接口电路。 (3)锁存器74LS273 74LS273是8位D锁存器，有清零端CLR和锁存控制端CP。 当CP有效时，输入信号D0~D7被锁存，并输出到Q0~Q7。 74LS273适合作为输出接口。 6.3.2 异步查询方式与接口 1. 异步查询方式的一般流程 先从状态口读入状态信息。 如果状态是就绪，则从数据口传输数据。 如果状态是没有就绪，则继续查询，直到就绪再传输数据。 2. 异步查询输入方式与接口 (1)异步查询输入的流程图 (2)异步查询输入接口 当外设数据准备好时，发出低电平有效信号STB，不仅使8位锁存器锁存外设数据