07_逻辑门电路.ppt

2011-3-15 模拟与数字电路 -- 逻辑门电路 逻辑门电路 实现基本逻辑运算和复合逻辑运算的单元电路 常见集成逻辑门电路 TTL： 74、74LS、74AS、74ALS等系列 CMOS： 4000系列，74HC、74HCT、 74VHC、 74VHCT、74LVC、74VAUC等系列 正负逻辑 正逻辑：高电平表示逻辑1，低电平表示逻辑0 负逻辑：低电平表示逻辑1，高电平表示逻辑0 除非特别说明，一律采用正逻辑 正负逻辑之间关系 与 或 TTL与非门 输入级：实现输入信号的与运算 中间级：提供两个相位相反的电压信号 输出级：采用推拉式结构驱动输出信号 TTL与非门工作原理 设Vcc=5V, VIH= 3.4V, VIL=0.2V, PN结导通时的电压VBE=0.7V 当输入中存在低电平(VIL)时 T2 、T4截止，T3 、D导通 输出为高电平VOH ? 3.4V TTL与非门工作原理（续） 当输入全是高电平(VIH=3.4V)时 T1发射结截止，集电结导通、 T2、T4饱和导通 T3、D截止 输出为低电平VOL ? 0.2V 由此可见，输出和输入之间满足与非逻辑关系 TTL集电极开路(OC)门 可实现线与功能 TTL三态(TS)门 输出有三种状态 高电平（1） 低电平（0） 高阻态（Z） 可实现总线功能 CMOS非、与非、或非门 带缓冲级的CMOS与非门 CMOS传输门 vi = 0～Vdd 当C=0V，C=VDD时 T1、T2截止，传输门截止 当C=VDD，C=0V时 T1、T2至少有一个导通，传输门导通 vo = vi 传输门相当于一个理想的双向开关 CMOS三态(TS)门 分析如下电路功能 CMOS异或门 分析如下电路功能 逻辑门电路主要参数 输入/输出电平 导出噪声容限VNH、VNL，表示抗干扰能力 输入/输出电流 导出扇出系数，体现带负载能力 传输延迟时间 表征开关速度 逻辑门电路主要参数—扇出系数 所能带同类门电路的最大数目 N = min（NOL，NOH） 逻辑门电路主要参数—传输延迟 在输入脉冲波形作用下，其输出波形相对于输入波形延迟了多长时间 tPHL，tPLH * 模拟与数字电路Analog and Digital Circuits 07_逻辑门电路 * 内容提纲 TTL逻辑门电路 MOS逻辑门电路 逻辑门电路主要参数 门电路电平表 A L L H H B L H L H Y L L L H A B Y A 0 0 1 1 B 0 1 0 1 Y 0 0 0 1 A 1 1 0 0 B 1 0 1 0 Y 1 1 1 0 A B Y 正逻辑 负逻辑 与非 或非 非 非 门电路真值表 逻辑运算 T1 T2 T3 D T4 R3 R2 R4 R1 Vcc Y A B 输入级 中间级 输出级 T1 T2 T3 D T4 R3 R2 R4 R1 Vcc Y A B T1 T2 T3 D T4 R3 R2 R4 R1 Vcc Y A B A B Y T1 T2 T4 R3 R2 R1 Y A B A B Y F = AB ? CD = AB + CD A B F C D Vxx Rp Vcc T1 T2 T3 D T4 R3 R2 R4 R1 Vcc Y A E Y A E A E1 B E2 总线 …… E = 0 E = 1 A T1 VDD Y T3 Y VDD A B T4 T2 T1 Y VDD A B T3 T4 T1 T2 A B Y Y A A B Y C D E C D E VDD C C vi vo T1 T2 C TG C vi vo Y A EN Y A EN 驱动门G1 负载门G2 G1 vo范围 VOHmin VOLmax VIHmin VILmax VNH VNL VDD 0V G2 vi范围 vo vi 拉电流 灌电流 t PHL 输出 50% 90% 50% 10% t PLH t f t r 输入 50% 50% 10% 90% * * 门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ······ 低功耗肖特基系列： 74LS/54LS （Low-Power Schottky TTL） 74AS,74ALS （Advanced Low-Power Schottky TTL） · · · 其他类型的双极型数字集成电路* DTL：输入为二极管门电路，速度低，已经不用 HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代 ECL：非饱和逻辑，速度快，用于高速系统 I2L：属饱和逻辑，电路简单，用于LSI内部电路 · · · 推拉式输出电路结构的局限性： ① 输出电平