[工学]第六章 MCS-51单片机系统扩展技术.pptVIP

第六章 MCS-51单片机系统扩展技术 6.1 MCS-51单片机系统扩展的基本概念 6.2 程序存储器扩展技术 6.3 数据存储器扩展 6.4 输入/输出口扩展技术 6.1 MCS-51单片机系统扩展的基本概念 6.1.1 MCS-51单片机最小应用系统 6.1.2 MCS-51单片机的外部扩展性能 6.1.1 MCS-51单片机最小应用系统 1．8051/89C51最小应用系统（如图6-1所示）。 2．8031最小应用系统 8031是片内无程序存储器的单片机芯片，因此，其最小应用系统应在片外扩展EPROM。图6-2为用8031外接程序存储器构成的最小系统。 6.1.2 MCS-51单片机的外部扩展性能 1．MCS-51单片机的片外总线结构 6.1.2 MCS-51单片机的外部扩展性能 2．MCS-51单片机的系统扩展能力 6.2 程序存储器扩展技术 6.2.1 EPROM扩展电路 6.2.2 EEPROM扩展电路 6.2 程序存储器扩展技术 2．27128A EPROM扩展电路 [例6.2.1] 　利用全译码为AT89C51扩展40 KB的外部数据存储器和40 KB的外部程序存储器，存储器芯片选用SRAM 6264和EPROM 2764。要求6264和2764占用从6000H开始的连续地址空间。 6.2.2 EEPROM扩展电路 EEPROM是一种电擦除可编程只读存储器，其主要特点是能在计算机系统中进行在线修改，并能在断电的情况下保持修改的结果。因而在智能化仪器仪表、控制装置等领域得到普遍采用。 常用的EEPROM芯片主要有Intel 2817A、2864A等。 2864A有四种工作方式： （1）维持方式 （2）读出方式 （3）写入方式 （4）数据查询方式 2864A与8031单片机的硬件连接如图6-12所示。 6.3 数据存储器扩展 6.3.1 静态RAM扩展电路 6.3.2 动态RAM扩展电路 6.3 数据存储器扩展 6.3.1 静态RAM扩展电路 常用的静态RAM芯片有6116，6264，62256等，其管脚配置如图6-13所示。 　　存储器扩展的核心问题是存储器的编址问题，就是给存储单元分配地址。由于存储器通常由多块芯片组成， 因此存储器的编址分为两个层次: 存储器芯片内部存储单元编址和存储器芯片编址。 解：首先确定要使用的6264芯片的数目：芯片数目=系统扩展的存储容量÷6264芯片的容量　　　　=16 KB÷8 KB=2片　　然后进行地址分配，画出地址译码关系图。所谓地址译码关系图，是一种用简单的符号来表示系统地址与芯片所占用的地址之间相互关系的示意图，如下所示。  例6.3.2 　利用全译码为AT89C51扩展40 KB的外部数据存储器，存储器芯片选用SRAM 6264。要求外部数据存储器占用从6000H开始的连续地址空间。 　在图6.17中，各芯片的地址范围分别为： 1# 芯片：6000H～7FFFH (A15 A14 A13=011) 2# 芯片：8000H～9FFFH (A15 A14 A13=100) 3# 芯片：A000H～BFFFH (A15 A14 A13=101) 4# 芯片：C000H～DFFFH (A15 A14 A13=110) 5# 芯片：E000H～FFFFH (A15 A14 A13=111) 二、部分译码　　部分译码是用部分高位地址信号(而不是全部)作为译码电路的输入信号进行译码。　　其特点是：地址与存储单元不是一一对应的，而是1个存储单元占用多个地址。即在部分译码电路中，有若干根地址线不参与译码，会出现地址重叠现象。我们把不参与译码的地址线称为无关项，若1根地址线不参与译码，则一个单元占用2(21)个地址；若2根地址线不参与译码，则一个单元占用4(22)个地址； 若n根地址线不参与译码，则一个单元占用2n个地址，n为无关项的个数。部分译码会造成地址空间的浪费，但译码器电路简单，对地址译码电路的设计带来了很大的方便。一般在较小的系统中常采用部分译码方法进行译码。 　　通过地址译码关系图可知图6.18采用的是部分译码，地址线A13不参与译码，为无关项。当A13=0时，6264占用的地址空间为4000H～5FFFH，当A13=1时，6264占用的地址空间为6000H～7FFFH，出现地址重叠现象。由于存在无关项，使得4000H和6000H这两个地址指向同一个单元，4001H和6001H这两个地址指向同一个单元，依此类推，5FFFH和7FFFH这两个地址指向同一个单元。即存储器芯片的每个