[理学]组合逻辑分析设计习题课.pptVIP

例2：某学期考试四门课程： 常用中规模器件 数据传输控制系统使用器件-数据选择器 多输入、单输出；将多路通道的数据分时传输到公共数据通道去。 控制信号：使能输入端、地址控制端（代表各路数据通道的地址） 数据信号：多路数据输入，一路数据输出。 常见器件：74LS153(4/1选择器） 74LS151(8/1选择器） 扩展：利用两个相反片选信号作为高位地址信号。 常用中规模器件 数据传输控制系统使用器件-数据选择器 单输入、多输出；将公共数据线上的数据按要求送到不同单元输出。 控制信号：使能输入端、地址控制端（代表各个输出单元的地址） 数据信号：一路数据输入，从多个单元选择一个进行输出。 常见器件：74LS155(1/4分配器） 常用中规模器件 数据传输控制系统使用器件-数据选择器 单输入、多输出；将公共数据线上的数据按要求送到不同单元输出。 控制信号：使能输入端、地址控制端（代表各个输出单元的地址） 数据信号：一路数据输入，从多个单元选择一个进行输出。 常见器件：74LS155(1/4分配器） 常用中规模器件 数据转换使用器件-译码器 以某个编码输入、另外形式的编码或者电平输出；常用的有：唯一地址译码器（二进制译码器、二-十进制译码器、显示译码器），以及代码变换器等。 控制信号：控制输入端、G1 G2A G2B I/O信号：输入代码、输出代码（或者电平） 常见器件：74LS138(3/8优先译码器） 7448（数码管显示译码器） 常用中规模器件 将采集信号进行编码器件--编码器 以某个电平输入、产生相对应的一串二进制代码。常用的有：状态编码器、BCD编码器。根据输入信号是否优先级可分为普通编码器、优先编码器等。 控制信号：EI、EO、GS I/O信号：输入电平、输出编码 常见器件：74LS148(优先编码器） 常用中规模器件 将两组位数相同的数据比较大小—数据比较器 将两个二进制数进行比较，对其大小进行判断。常用的有：一位比较器、二位比较器、四位比较器、多位比较器等。 控制信号：低位比较结果 I/O信号：输入两组数、输出比较结果 常见器件：74LS85(四位数值比较器） 常用中规模器件 将两组数进行加、减运算—加法器 常用的加法单元有：半加器（不考虑低位进位）、全加器（既考虑低位进位、又考虑向上级进位） 加法器的设计 串行加法器：将全加器各位串起来，从低到高传递进位。延迟较大。 并行加法器：超前进位并行加法器，提高运输速度。 控制信号：低位比较结果 I/O信号：输入两组数、输出比较结果 常见器件：74LS85(四位数值比较器） * 阅读组合逻辑电路图 列写逻辑函数表达式 说明电路的逻辑功能 做出电路图的评价和改进 列写逻辑真值表 例：分析下图所示电路的逻辑功能 A B B C A C A B F A B C ? ? F 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F A B C 逻辑函数简化 逻辑问题描述 逻辑函数变换 逻辑电路图 逻辑抽象 将设计问题转化为逻辑问题 建立描述设计要求的最小项表达式 最简的与-或表达式 根据具体要求和器件资源变换函数形式 得到逻辑图 考虑实际问题与工艺设计要求，选定合适的集成电路器件。 例1：设计一个全加器，它有三个输入端：被加数A，加数B，低位进位C；两个输出端：和S，进位C’。 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S C’ A B C 全加器 A B C S C’ 00 AB C 0 1 01 10 11 1 1 1 1 S 00 AB C 0 1 01 10 11 1 1 1 1 C’ 全加器 A B C S C’ S C B C B A C B A C A A B C’ B A C B C A 数据结构：7 学分； 数字逻辑：5 学分； 计算方法：4 学分； 政治： 2 学分。 每个学生要获得10个以上学分才能通过考试。要求写出学生通过考试的逻辑函数。 【解】设 A、B、C、D 分别为四门课，“1” 表示通过此门课，“0” 表示不通过；F 为“1”时表示考试通过，“0”表示没通过。 0 0 0 0 0