计算机组成原理-6.pptVIP

第六章 总线系统 6.1 总线的概念和结构形态6.1.1 总线的基本概念 6.1.2 总线的连接方式 1. 单总线结构 2. 双总线结构 3. 三总线结构 6.1.3 总线结构对计算机系统性能的影响 6.1.4 总线的内部结构???? 6.1.5 总线结构实例 6.2 总线接口6.2.1 信息的传送方式　 1. 串行传送 2. 并行传送 3. 分时传送 6.2.2 接口的基本概念 6.3 总线的仲裁、定时和数据传送模式 6.3.1 总线的仲裁　 1. 集中式仲裁 2. 分布式仲裁 6.3.2? 总线的定时　 6.3.3 总线数据传送模式　 6.4 PCI总线 6.4.1 多总线结构　 6.4.2 PCI总线信号 6.4.3? 总线周期类型 　 6.4.4 总线周期操作　 6.4.5 总线仲裁 6.5 ISA总线和Futurebus＋总线6.5.1 ISA总线1. ISA总线的信号和I/O端口地址 2. 即插即用ISA规范 6.5.2 Futurebus+总线 　　 本 章 小 结　 作业： 　 PCI总线采用集中式仲裁方式，每个PCI主设备都有独立的REQ#(总线请求)和GNT#(总线授权)两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但PCI标准并没有规定仲裁算法。  PCI总线支持隐藏式仲裁。即在主设备A正在占用总线期间，中央仲裁器根据指定的算法裁决下一次总线的主方应为主设备B时，它可以使GNT#A无效而使GNT#B有效。隐藏式仲裁使裁决过程或在总线空闲期进行或在当前总线周期内进行，提高了总线利用率。  为了利用市场上丰富的各类中、低速适配卡，如声卡、CD-ROM适配器、以太网卡等，一些微型机如pentium机主板上保留有ISA总线的插槽。ISA总线此时连接中、低速I/O设备，由PCI/ISA桥芯片提供对ISA总线的全面控制逻辑，包括中断和DMA控制。ISA总线的时钟频率典型值为8.33MHz。  ISA总线的每个插槽由一个长槽和一个短槽组成。长槽每列有31个引脚，编号为A1—A31和B1—B31；短槽每列有18个引脚，编号为C1—C18和D1—D18。ISA槽上的引脚信号定义参考文字教材。 使用ISA适配器卡时需特别关注I/O端口地址。 1.控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。 2.缓冲：接口在外围设备和计算机系统其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。 3.状态：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备时进行分析之用。 4.转换：接口可以完成任何要求的数据转换，例如并－－串转换或串－－并转换，因此数据能在外围设备和CPU之间正确地进行传送。 5.整理：接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。 6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。 　 事实上，一个适配器必有两个接口：一是和系统总线的接口，CPU和适配器的数据交换一定的是并行方式；二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。根据外围设备供求串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口两大类。 【例2】 利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个bit占用的时间是多少? 【解】： 波特率为：10位×120/秒=1200波特 每个bit占用的时间Td是波特率的倒数：Td=1/1200=0.833×0.001s=0.833ms 　　连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。 　　为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。 对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。 按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。  集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。 集中式仲裁采用的三种查询方式： (1) 链式查询方式 (2) 计数器定时查询方式 (3) 独立请求方式 (1) 链式查询方式 (1) 链式查询方式 　　链式查询方式的主要特点：