在系统编程技术及其应用10.2.ppt

图10.18 以数据寄存器为存储元件的时序电路形式 图10.19 状态和设计示例 表10.2 图10.19(A)的状态转换表 * S1 Z0 S0 Z1 Z2 EN Z3 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 0 1 0 0 1 0 0 0 0 X X 0 Z3 Z2 Z1 Z0 S0 S1 EN 1）常用模块的功能及应用 （1）数据译码器 图10.6 译码器DEC4E S1 S0 EN ≥1 Z0 Z1 Z2 Z3 F A B EN 图10.7 用译码器实现逻辑函数 即：F=f (A, B )=∑m ( 0, 1, 3 ) （2）数据选择器 （MUX） 特征方程： MUX 2 1 0 0 1 2 3 4 5 6 7 EN ｝ 0 7 F S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7 EN D7 1 1 1 1 D6 0 1 1 1 D5 1 0 1 1 D4 0 0 1 1 D3 1 1 0 1 D2 0 1 0 1 D1 1 0 0 1 D0 0 0 0 1 0 X X X 0 Z S0 S1 S2 EN 图10.8 MUX8E MUX 2 1 0 0 1 2 3 4 5 6 7 EN ｝ 0 7 F Q2 Q1 Q0 1 1 0 0 1 0 1 1 1 图10.9 用MUX实现逻辑函数 （3）编码器 ≥1 ≥1 ≥1 ≥1 · · · · · · · · · · · · · · · B0 B1 B2 B3 1 2 3 4 5 6 7 8 9 图10.10 PREN10编码器网络示意图 R D ∧ R D ∧ R D ∧ R D ∧ RE CLK Q0 Q1 Q2 Q3 D0 D1 D2 D3 · · · · · · （4）数据寄存器 图10.11 数据寄存器FD24 Q0 Q1 Q2 Q3 CAI RE SRR14 1 （5）移位寄存器 图10.12 移位寄存器构成时序电路 PS LD CAIL D3 D2 D1 D0 CAIR RL EN CD Q3 Q2 Q1 Q0 Q0 Q1 Q2 Q3 D3 D2 D1 D0 X X X X ↑ X D3 1 1 0 0 0 D2 D1 D0 Q3 X X X X ↑ X D2 1 1 0 0 0 D1 D0 Q3 Q2 X X X X ↑ X D1 1 1 0 0 0 D0 Q3 Q2 Q1 X X X X ↑ X D0 1 1 0 0 0 D3 D2 D1 D0 X X X X ↑ D0 X 0 1 0 0 0 Q0 D3 D2 D1 X X X X ↑ D1 X 0 1 0 0 0 Q1 Q0 D3 D2 X X X X ↑ D2 X 0 1 0 0 0 Q2 Q1 Q0 D3 X X X X ↑ D3 X 0 1 0 0 0 Q3 Q2 Q1 Q0 X X X X X X X X 0 0 0 0 d c b a d c b a ↑ X X X X 1 0 0 1 1 1 1 X X X X ↑ X X X X 0 1 0 0 0 0 0 X X X X X X X X X X X 1 CD PS LD EN RL CAIL CAIR CLK D3 D2 D1 D0 图10.13 4位双向寄存器SRRL4 0 1 2 3 4 5 6 7 8 9 10 11 12 13 15 14 SP CD LD D0 D1 D2 D3 CAI EN CA0 Q0 Q1 Q2 Q3 CA0 CBU34 递增计数 X X X X ↑ 1 1 0 0 0 保持 X X X X ↑ 0 1 0 0 0 保持 X X X X X X 0 0 0 0 d c b a d c b a ↑ X X 1 0 0 1 1 1 1 X X X X ↑ X X 0 1 0 0 0 0 0 X X X X X X X X X 1 Q3 Q2 Q1 Q0 CD SP LD EN CAI CLK D3 D2 D1 D0 （6）计数器 图10.14 计数器CBU34 Q0 Q1 Q2 Q3 D0 D1 D2 D3 LD · · Q0 Q1 Q2 Q3 D0 D1 D2 D3 LD · · CA0 D0 D1 D2 D3 LD 1 0 1 2 4 5 6 7 8 13 12 11 10 9 15 14 3 0 1 2 4 5 6 7