AD9959简化测控通信系统中多路DDS之间信号同步设计.doc

AD9959简化测控通信系统中多路DDS之间信号同步设计 给出一种利用AD9959多通道DDS同步特性，简化测控通信系 统中多路DDS同步设计的方案，与原有方案相比具有控制方式灵活、 外围元件少，性能优良等优点。 匕 关键词：DDS；同步；AD9959；测控通信 引言 近年来，为了提高信息传输速率，增强通信抗干扰能力，飞行器 测控通信系统已从统一载波体制向扩频统一测控通信体制发展。但是， 这种宽带扩频测控技术的应用使得同步设计成为系统实现的难点，尤 其对于多频率源系统，信号之间的严格同步更为困难。一般情况下， 为了获得多路DDS的同步，设计者往往会使用多种手段对参考时钟、 数据刷新、锁相倍频等步骤小心处理，这样不但耗费了大量的精力物 力，而且效果往往不尽如人意。 美国ADI公司推出的高性能4通道直接数字式频率合成器 AD9959，在单芯片上集成了 4个独立的DDS核，通过一个公用参考频 率内部同步4个DDS通道，避免了多个DDS同步过程中由于器件特性 差异造成同步困难的问题，在降低同步设计难度的同时，还提供了灵 活的控制能力。 AD9959 AD9959是美国ADI公司的多通道DDS器件，内部包含4个同步的 lObit 500MHz DDS。每个DDS通道拥有独立的32bit频率分辨率控制、 14bit相位偏移控制及lObit输出幅度控制，输出经过lObit DAC转 化为标准正弦信号。采用这种独立控制方式便于校正模拟滤波、放大 或PCB布线引起的I/Q信号失配。AD9959拥有16级幅度、频率或相 位调制（ASK、FSK、PSK）,支持线性扫频、扫相、扫幅等功能，具有良 好的宽带、窄带无杂散噪声（SFDR）性能。高速串行I/O端口兼容早期 ADIDDS产品的SPI串行通信方式，通过4个串行数据引脚SDI0E3..0] 可方便对芯片进行编程操作，具有良好的多通道同步性能。亦可采用 菊花链方式用一个主控芯片（DSP或FPGA）同步多个AD9959器件以获得 更多同步DDS通道。AD9959内部结构如图1所示。 AD9959内部的每个DDS通道都拥有独立的32bi t相位累加器和相 位一幅度转换器。当相位累加开始计时并且相位增量（频率调谐字FTW） 大于0时，相位累加器的输出数据作为波形存储器的取样地址，输出 数字化的正弦波形(梯形正弦波)。相位一幅度装换器同时将相位信息 通过运算转化为幅度信息。每个通道的输出频率(f0)是相位累加器翻 转率的函数。频率、相位及幅度关系巾下面的公式表示： 频率 表示系统的时钟频率，FTW为频率调谐字，232表示相位累加器的 容量。 幅度 式中ACR表示幅度幅度控制字； 相位 式中P0W表示相位偏移字。 AD9959具有多种工作模式：单频(SingleTone)、调制(Modulation) 和线扫(Linear Sweep) 3种模式。 AD9959串行I/O提供多种配置工作方式，串门兼容ADI早期DDS 采用的SPI串行方式。 AD9959的运行是主控芯片(单片机、DSP或可编程逻辑)通过串行 I/O改写其内部寄存器值来实现的。因此，寄存器是AD9959的控制核 心。控制寄存器主要完成通道选择，多设备同步及相位累加器清零等 功能；通道控制寄存器主要完成各通道功能的选择，频率、相位、幅 度的设置。各寄存器的使用是通过不同地址的8位数据值来决定 AD9959在测控通信系统中的应用 多进制正交扩频信号产生 在测控通信系统的设计中系统的可靠性尤为重要，特别是同步不 好轻则误码率高，重则系统无法正常工作。如图2所示，在以往的设 计中，耍成功地同步各路DDS首先要将参考时钟的相位差最小化，且 时钟边沿要足够的陡，以免增加时钟的相位误差。其次，数据刷新时 钟(I/OJJpdate)决定了 DDS内部寄存器值的改变时间，多路DDS必须 同步改变工作寄存器的值。再次，DDS所需频率巾频率源经过倍频锁 相后提供，但这样会带来倍频锁相后时间信号相位延迟等问题。此外， 由于滤波器特性的不一致，也往往会造成已经同步的DDS输出信号经 过滤波平滑处理后进入调制器的信号却发生失配。因此需要不断地对 FPGA中的控制时序做反复调整。但由于器件之间的差异性与温度特定 的不同，调整好的时序控制程序往往不适用于另一个同样的电路。诸 多因素为信号同步带来很多麻烦 在新方案中，由于单片AD9959集成了 4个DDS通道，无需4片 AD9852及其外部电路，大大减小了 PCB面积。单片AD9959由一组共 享的参考时钟频率在内部同步4个独立的DDS通道，在线可编程的通 道控制信号随时调整巾外部路径产生的不均衡性。I、Q数据流可实现 良好的正交。即时正交关系和幅度匹配发生轻微的变化，由于丼Mbit 的相位调整和32bit的幅度调整，误差将