第4章 触发器和定时器.docVIP

第4章 触发器和定时器 问题探究 1．下面的电路图(a)为防抖动电路，试分析由A、B两个与非门组成的电路起什么作用？具有什么特点？ (a) (b) 2．由逻辑门加反馈线构成的类似上述结构的电路，具有存储数据、记忆信息等功能吗？ 3．由这样的电路构成的系统输出由该时刻的输入所决定，同时还和什么有关？ 4．根据需要我们可以设计几种、具有什么功能的类似电路？ 4.1 导论 4.1.1 时序数字电路的定义 触发器是时序数字电路的重要组成部分。时序数字电路的定义是，有一个数字电路，某一个时刻该电路的输出，不仅仅由该时刻的输入所确定，而且和电路过去的输入有关。或者说，某一个时刻它的输出不仅仅与该时刻的输入有关，而且和电路的状态有关。过去的输入就决定了电路过去的状态，也就是说电路必须有记住过去状态的本领，触发器就具有记忆的功能。触发器是由逻辑门加反馈线构成的，具有存储数据、记忆信息等多种功能，在数字电路和计算机电路中具有重要应用。 4.1.2 触发器的分类和逻辑功能 触发器一般都是由两个与非门或者或非门按正反馈的规律交叉耦合构成的，这种形式的触发器称为基本RS触发器，具体电路见图4.1。这种连线方式使得触发器具有两个稳定状态——“0”状态和“1”状态。要想使电路从一个稳态转换到另一个稳态，必须要有外加的触发信号，否则触发器将维持原有状态不会改变，因此它具有记忆功能。 集成触发器可按多种方式分类： 按晶体管性质分——BJT(Bipolar Junction Transistor 双极型晶体管)集成电路触发器和MOS型集成电路触发器； 按工作方式分——无时钟的是基本RS触发器，是异步工作方式，有时钟控制的称为时钟触发器，是同步工作方式； 按结构方式分（仅限时钟触发器）——维持阻塞触发器、边沿触发器和主从触发器； 按逻辑功能分——有RS触发器、JK触发器、D触发器、T触发器、T(触发器； 构成触发器的方式虽然很多，但最基本的是基本RS触发器，它是构成各类触发器的基础。其次是维持阻塞D触发器和边沿JK触发器。 时钟触发器按逻辑功能分为五种，它们的逻辑功能如下： RS触发器具有保持、置“0”、置“1”功能； JK触发器具有保持、置“0”、置“1”、计数功能； D触发器具有置“0”、置“1”功能； T 触发器具有保持、计数功能； T(触发器仅具有计数功能。 触发器的置“0”功能就是使触发器成为“0”状态；置“1”功能就是使触发器成为“1”状态；保持就是触发器在时钟作用下，不改变状态；计数功能就是触发器每来一个时钟信号，触发器就改变一次状态，即每来一次时钟触发器的状态翻转一次。而置“0”功能，触发器若原状态为“1”，则在时钟作用下，触发器就翻转一次成为“0”状态；若触发器的原状态为“0”，则在时钟作用下，触发器就不必翻转了。所以置“0”或置“1”时，触发器可能翻转，也可能不翻转。翻转是指触发器状态的改变，与次数无关，而计数功能则是在时钟作用下的次次翻转。 4.2 基本RS触发器 4.2.1 基本RS触发器的工作原理 基本RS触发器的电路如图4.1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图4.1 基本RS触发器电路图和逻辑符号 定义A门的一个输入端为端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时端应为高电平；B门的一个输入端为端，称为直接置“1”端，或直接置位端（Set），此时端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定，和端就随之确定，再不能任意更改。 4.2.2 两个稳态 这种电路结构，可以形成两个稳态，即