S3C2410最小系统设计new.docVIP

S3C2410最小系统设计 范道尔吉，刘正宏，李东1 （1内蒙古大学电子信息工程学院，呼和浩特，010021） （2北京电子科技职业学院，北京，100070） 摘要：介绍了以嵌入式芯片S3C2410为核心的最小嵌入式系统构建方法，给出了S3C2410的复位电路、电源电路、存储器电路和串口电路等硬件组成。还介绍了在ADS环境下自制的最小Boot loader程序开发和调试方法。 关键字：嵌入式；S3C2410；ADS；Boot loader 中图分类号： TP399 文献标识码: A S3C2410是Samsung公司基于ARM920T内核的嵌入式微处理器。本文以S3C2410为核心，配置了最基本外围电路构成了最小的嵌入式系统，并在ADS上开发了启动程序，完成硬件初始化，配置运行环境，串口调试功能。通过本文可以从底层了解S3C2410的特性和工作原理，并对Boot loader程序会有深入的认识，为嵌入式系统的学习做铺垫。 S3C2410基本外围电路设计 系统框图 电源电路 S3C2410工作时内核需要1.8V电压，I/O端口和外设需要3.3V电压[1]。VDDi/VDDiarm引脚是供S3C2410内核的1.8V电压；VDDalive引脚是功能复位和端口状态寄存器电压。 M12引脚RTCVDD是RTC模块的1.8V电压，用电池供电保证系统的掉电后保持实时时钟。VDDOP引脚是I/O端口3.3V电压；VDDMOP引脚是存储器I/O端口电压；还有一系列VSS引脚需要接到电源地上。3.3V电压从5V用AMS1117-3.3转换得到如图2所示；1.8V从3.3V通过MIC5207-1.8转换得到如图3所示。 晶振电路 S3C2410内部有时钟管理模块，有2个锁相环，其中MPLL产生CPU主频FCLK、AHB总线外设时钟HCLK和APB总线外设时钟PCLK；UPLL产生USB模块的时钟。OM3、OM2都接地时主时钟源和USB模块时钟源都由外接晶振产生[1]。在XTIpll和XTOpll之间连接主晶振，可以选择12MHz晶振，通过内部寄存器的设置产生不同频率的FCLK、HCLK和PCLK；在XTIrtc和XTOrtc上需要接32.768 kHz的晶振供RTC模块使用。同时在MPLLCAP和UPLLCAP上也要外接5pF的环路滤波电容。晶振电路如图4所示。 复位电路 S3C2410的J12引脚为nRESET复位引脚，nRESET上给4个FCLK时间的低电平后就可以复位。可以设计如图5所示的复位电路，其中上电复位是靠RC电路特性完成，开关二极管1N4148在手动复位时对电容起快速放电的作用，因此可以把复位电平快速拉到0V。反响门74HC14可以起到延时作用，保证有足够的复位时间。 JTAG接口 S3C2410有标准的JTAG接口，TCK（H6）为测试时钟输入；TDI（J1）为测试数据输入；TDO（J5）为测试数据输出；TMS（J3）为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；nTRST（H5）为测试复位，输入引脚，低电平有效。其中nTRST、TMS、TCK、TDI需要接10K的上拉电阻。通过JTAG口可以完成芯片测试或在线编程。 SDRAM存储器[1] S3C2410有32根数据线和27根地址线，因此地址线的寻址范围为128M；但是S3C2410还有8根存储器芯片片选信号线nGCS0～nGCS7，因此总的寻址空间为128M*8=1G。Nand Flash启动模式下复位时S3C2410的存储器映射如图6所示。如当访问物理地址00的地址则nGCS1自动为低电平，以此类推。 Boot Internal SRAM(4KB) 00SROM 00(nGCS1) SROM 00(nGCS2) SROM 00(nGCS3) SROM 00(nGCS4) SROM 00(nGCS5) SROM/SDROM 00(nGCS6) SROM/SDROM 00(nGCS7) Not used 00SRF Area 00Not used 0xFFFFFFFF 0x600000000 通过图6可知SDRAM只能连接在nGCS6和nGCS7片选引脚上。S3C2410提供了S