[工学]微原-第四章13.ppt

74LS373-8D数据锁存器芯片介绍 数据双向缓冲器74LS245 可屏蔽中断请求输入信号，高电平有效。当INTR为高电平时，表示外部有中断请求。CPU在每条指令的最后一个时钟周期对INTR进行测试，以便决定现行指令执行完后是否响应中断。CPU对可屏蔽中断的响应受中断允许标志位IF状态的影响。 14.INTR（输入） 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 INTA 是处理器发向中断控制器的中断响应信号。在相临的两个总线周期中输出两个负脉冲。 15.INTA（输出） 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 ? 外部设备（中断源）不能直接通过8086/8088的INTR端向CPU提出可屏蔽中断请求，必须通过可编程中断控制器8259A。具体方法如下图所示。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 8086 CPU D0 D7 INT 8259A AD0-AD7 INTR INTA NMI … IR0 IR1 IR7 …… 中断源 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 ? 当外部中断源通过INTR引线向CPU发出中断请求信号后，如果标志寄存器的中断允许标志位IF=1（即CPU处于开中断）时，CPU才会响应外部中断请求。CPU在当前指令执行完以后，响应中断，中断响应周期时序如图5.2.3 所示。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 中断向量类型 INTA CLK AD7~AD0 T1 T2 T3 T4 第 一 个 中断响应周期 T1 T2 T3 T4 第 二 个 中断响应周期 INTR ALE 图（5.2.3）中断响应周期时序 ? 在中断响应周期的两个总线周期中各从INTA端输出一个负脉冲，每个脉冲从T2持续到T4状态。在收到第二个脉冲后，接受中断响应的接口把中断类型号放到AD7--AD0上，而在这两个总线周期的其余时间里，AD7--AD0处于浮空。CPU读入中断类型码后，则可以在中断向量表中找到该外设的服务程序入口地址，转入中断服务。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 HOLD是系统中其它总线主控设备向CPU请求总线使用权的总线申请信号，高电平有效。CPU让出总线控制权直到这个信号撤消后才恢复对总线的控制权。 16.HOLD（输入） 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 17.HLDA（输出） HLDA是CPU对系统中其它总线主控设备请求总线使用权的应答信号，高电平有效，当CPU让出总线使用权时，就发出这个信号，并使微处理器所有具有三态的引脚处于高阻状态，与外部隔离。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 T1 T4 或 CLK HOLD HLDA ≈ ≈ ≈ ? 总线请求和总线授予时序 图5.2.4 最小方式下总线请求和总线授予时序 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 图5.2.4给出了最小方式中的总线请求和总线授予时序，CPU在每个时钟脉冲的前沿测试HOLD引脚。如CPU在T4之前或T1期间收到一个HOLD信号，则CPU发HLDA信号。后续的总线周期将授予提出请求的主控设备，直到该主控设备撤消总线请求为止。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 总线请求信号HOLD变低是在下一个时钟脉冲的上升沿进行测试的，而HLDA信号则在该时钟脉冲后1—2个时钟脉冲的后沿下降为低电平。当HLDA为高电平时，CPU所有三态输出都进入高阻状态，已在指令队列中的指令将继续执行，直到指令需要使用总线为止。 三.8086/8088CPU工作于最小方式下 引脚定义与系统总线结构 测试信号，低电平有效，当CPU执行WAIT指令的操作时，每隔5个时钟周期对TEST输入端进行一次测试，若为高