[工学]第三章 组合逻辑电路1.ppt

第四章 组合逻辑电路 4.1 概述 4.2 组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争－冒险现象 组合逻辑电路的框图 组合逻辑电路的描述 逻辑图 逻辑函数式 真值表 硬件描述语言 例5：分析下图的逻辑功能。 组合逻辑电路的设计过程 例：设计一个监视交通信号灯工作状态的逻辑电路正常状态：任何时刻，必须有且只有一盏灯亮 逻辑电路的与或门实现 逻辑电路的与非门实现 逻辑电路的与或非门实现（通过合并卡诺图中的零得到） 逻辑函数的变换 五种类型的逻辑函数： 与或型 或与型 与非-与非型 或非-或非型 与或非型 与或型转换为与非与非型 方法：二次求反 逻辑式的最佳化 输入高电平有效的普通二进制编码器 8线－3线优先编码器74LS148的逻辑图 用两片74LS148接成的16线－4线优先编码器 二－十进制优先编码器74LS147的逻辑图 3位二进制（3线－8线）译码器的框图 用二极管与门阵列组成的3线－8线译码器 用与非门组成的3线－8线译码器74LS138 如何用两片74LS138接成4线－16线译码器？ 二－十进制译码器74LS42 用译码器实现多输出的组合逻辑函数 试利用74LS138和与非门电路设计一个多输出的组合辑电路 用译码器实现多输出的组合逻辑函数 数据选择器 在数字信号的传输过程中，有时需要从一组输入数据中选出一个作为输出，所用到的器件叫数据选择器。 双4选1数据选择器74LS153 采用CMOS传输门结构的数据选择器CC14539 如何用两个4选1数据选择器接成8选1数据选择器？ 双全加器74LS183 （a）1/2逻辑图 （b）图形符号 4位串行进位加法器 SN74H83 4位超前进位加法器74LS283 的逻辑图 用加法器设计组合逻辑函数 一、半加器 如果不考虑有来自低位的进位将两个1位二进制数相加，称为半加。设： A---加数；B---被加数；S---本位和；C---进位。 真值表 逻辑图 半加器 A B C S 逻辑符号 =1 A B S C 二、全加器： an---加数；bn---被加数；cn-1---低位的进位； sn---本位和； cn---进位。 真值表 在将两个多位二进制数相加时，除了最低位外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加。 半加和： 所以，全加和： an bn cn-1 sn cn 全加器 逻辑图 逻辑符号 半加器 半加器 ?1 an bn cn-1 sn cn s s c c 全加器SN74LS183的管脚图 1 14 SN74LS183 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 例：用一片SN74LS183构成两位串行进位全加器。 D1 bn cn-1 sn cn 全加器 an bn cn-1 sn cn 全加器 an A2 A1 B2 B1 D2 C 串行进位 其它组件： SN74H83---四位串行进位全加器。 SN74LS283---四位超前进位全加器。 返回 BCD8421码 余三码 数值比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 一、一位数值比较器 功能表 ?1 A B AB AB A=B A B AB AB A=B 逻辑图 逻辑符号 二、多位数值比较器 比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 请根据这个原则设计一下：每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 四位数码比较器的真值表 a3 b3 ? ? ? 1 0 0 a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0 a3=b3 a2=b2 a1= b1 a0 b0 0 0