数字系统与VHDL程序设计语言演示幻灯片.pptVIP

? 课程简介;引例 ：;? VHDL语言;在Max+PlusII编写VHDL程序; 基本顺序语句 （1）Process语句 （2）If-Else语句 （3）Case-When语句 （4）Null语句 （5）Wait until语句 （6）变量赋值语句 （7）For-Loop语句 （8）过程调用语句;常用数字电路回顾;注：EN为1时编码器工作;举例;（2）译码器;VHDL与数字电路设计 ;第一章 VHDL的程序结构和软件操作;第一章 VHDL的程序结构和软件操作;举例:;Library IEEE; Use std.standard.all; Entity and2 is Port( A： in bit; B： in bit; Y：out bit); End and2; ;Architecture Na of and2 is Begin Y=’0’ when a=’0’ and B= ‘0’ else’0’ when A=’1’ and B = ‘0’ else ’0’ when A=’0’ and B = ‘1’ else ‘1’; End Na;Architecture Nb of and2 is Begin c =’1’ when a=’1’ and b = ‘1’ else ‘0’; End Nb; ;1-2软件操作—Max+plusⅡ的操作 ;1-2软件操作—Max+plusⅡ的操作 ;我们通过范例介绍：利用Max+plusⅡ系统;1-2-1 建立和编写一个VHDL语言的工程文件;（2）在编辑窗口中进行编辑输入，输入相应的描述语句。 ;1-2-2 VHDL程序的编译 ;1-2-3 VHDL语言程序的仿真 ;（2）打开仿真器；点击主菜单MAX+plusⅡ\Simulator项，此时弹出Simulator 对话框。点击对话框的Start按钮，仿真即开始。在仿真结束后打开仿真波 形文件（点击右下角的Open SCF按钮）即可以显示仿真结果。 ;1-2-4 芯片的时序分析;1-2-5 安排芯片脚位 ;第二章 VHDL语言要素 ;§ 2-2 数据类型 ;编码器 ：;;（3）位数组类型（Bit_Vector） ;（4）标准逻辑型（Std_Logic ） ;可以看出，这个“标准逻辑”信号定义，比“位即bit”信号对于数字逻辑电路的 逻辑特性描述更完整、更真实。所以在VHDL的程序里，对于逻辑信号的定 义，通常都是采用这个“标准逻辑”信号形式。;§ 2-2-2 数值数据类型;有符号类型数据代表有符号数值，即可以是正数，0，负数；编 译器将有符号数类型作为一个补码的二进制数，最左边的位为 符号位。;library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity data is port(a,b: in unsigned(3 downto 0); --相应改为a,b: in signed(3 downto 0); c: out std_logic); end data; architecture m1 of data is begin c=1 when ab else 0; end m1; ;当定义成无符号数据类型时，若a=”1000”,b=’0001’，即a=8，b=1则结果;§2.3 VHDL数据对象;2-3-1 信号;2-3-2 变量 ;常数的定义格式为：Constant 常数名：数据类型 ：=表达式； ;2-3-4 信号、变量、常数对比;四、适用范围;执行结果为： ;执行结果为： ;练习：;Library IEEE;2.4 VHDL 操作符;二. 用法;2. 表达式中有多个运算符时一般要加括号;Library IEEE;2.4.2 关系运算符;ENTITY my1 is;2.4.