[信息与通信]3——硬件描述语言AHDL.pptVIP

* 若在文本设计文件中包含Title语句，引号中的标题就会出现在Report文件头部。在上例中，标题Display Controller将在Report文件头部出现。 在一个文本设计文件中，Title语句只能使用一次，且必须被放在其它AHDL段之外。 TITLE语句使用规则 标题的字符串最多255个字符，且不能包含行结束符和文件结束符。 若要在标题中包含双引号，则必须使用两个双引号。例如 TITLE ““EPM5130”“ Display Controller””; Report文件头部将显示 “EPM5130”“ Display Controller” * high middle low Level[1..0] i2 i1 i0 level1 level0 1 × × 1 1 0 1 × 1 0 0 0 1 0 1 0 0 0 0 0 例3 优先编码电路（IF语句应用） * SUBDESIGN priority ( i[2..0] : INPUT; level[1..0] : OUTPUT; ) BEGIN IF i2 THEN level[]=B11; ELSIF i1 THEN level[]=B10; ELSIF i0 THEN level[]=B01; ELSE level[]=B00; END IF; END; 例3 优先编码电路（IF语句应用） * 随着高层次自动综合技术、混合模拟及可测试性技术理论的研究和应用，推动了EDA进入电子系统设计自动化时代，要进行自动化设计，就需要用形式化的方法来描述电路，在国际上越来越多的EDA工具都接受用HDL语言来作为设计输入来描述系统的高层次行为。在HDL领域，目前较广泛应用的有VHDL、Verilog HDL和AHDL，本节将对Altera公司的AHDL进行介绍，VHDL和Verilog HDL语言可参阅相关的资料。 支持自上而下的设计:与传统的电路设计不同，传统是自下而上。自上而下就是直接面向用户，从系统的总体要求出发，根据系统的行为和功能要求，从上到下逐层地完成相应的设计描述、综合与优化、仿真与验证，最终完成系统整体设计 容易设计：通过HDL将系统的行为功能描述设计之后，通过一定的编译算法可将其直接转化为具有相应功能的逻辑电路。 缩短设计周期：在不影响设计质量的前提下，高级综合的设计效率比传统的设计效率高5倍以上。 传统的电子设计技术通常是自底向上的，即首先确定构成系统的最底层的电路模块或元件的结构和功能，然后根据主系统的功能要求，将它们组合成更大的功能块，使它们的结构和功能满足上层系统的要求。以此流程，逐步向上递推，直至完成整个目标系统的设计。 　　自底向上设计方法的特点是必须首先关注并致力于解决系统最底层硬件的可获得性，以及它们的功能特性方面的诸多细节问题；在整个逐级设计和测试过程中，始终必须顾及具体目标器件的技术细节。在这个设计过程中的任一时刻，最底层目标器件的更换，或某些技术参数不满足总体要求，或缺货，或由于市场竞争的变化，临时提出降低系统成本，提高运行速度等等不可预测的外部因素，都将可能使前面的工作前功尽弃，工作又得重新开始。 由此可见，在某些情况下，自底向上的设计方法是一种低效、低可靠性、费时费力、且成本高昂的设计方法。 在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。一个项目的设计过程包括从自然语言说明到硬件描述语言的系统行为描述、系统的分解、寄存器传输模型的建立、门级模型产生，到最终的可以物理布线实现的底层电路，就是从高抽象级别到低抽象级别的整个设计周期。 传统的数字电子系统或IC设计中，手工设计占了较大的比例。一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。 * 状态机就是一组触发器的输出状态随时钟和输入信号按照一定的规律变化的过程，一般用来实现时序逻辑电路的描述，反映触发器、计数器状态机的状态位数和状态。在AHDL中只需设置状态或状态值以及对状态转移进行描述，余下的工作由MAX+PLUS II编译完成。 第三章 硬件描述语言 支持自上而下的设计（Top—Down Design） HDL——Hardware Description Language 硬件描述语言HDL，就是可以描述硬件电路的功能、信号连接关系及定时关系的语言，它可以在行为级、系统级、寄存器和门级上描述逻辑电路。 设计简单、容易进行复杂电路的设计 大大地缩短逻辑电路的设