[信息与通信]cpld状态机.pptVIP

3.10 状态机的VHDL设计 状态机： 状态机是一类很重要的时序电路，是许多数字系统设计中的重要组成部分，是数字电路的核心部件，是实现高效率、高可靠逻辑控制的重要途径。通俗讲，状态机就是事物存在状态的一种综合描述。 状态机的特点： 状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。 由于状态机的结构相对简单，设计方案相对固定，特别是可以定义符号化枚举类型的状态，这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有力条件。 状态机容易构成性能良好的同步时序逻辑模块，这对于对付大规模逻辑电路设计中的竞争冒险现象无疑是一个较好的选择。 与VHDL的其他描述方式相比，状态机的VHDL表述丰富多样，程序层次分明，结构清晰，易读易懂；在排错、修改和模块移植方面也有其独到的好处。 在高速运算和控制方面，状态机更有其巨大的优势。 高可靠性。 状态机的基本操作有两种： 状态机的内部状态转换。状态机的下一状态由状态译码器根据当前状态和输入条件决定。 产生输出信号序列。由输出译码器根据当前状态和输入条件决定。 用输入信号决定下一状态也称为转移。从一个状态转移到另一个状态成为控制定序，而决定下一状态的逻辑称为转移函数。 状态机的一般分类： 一、从信号的输出方式分摩尔状态机和米立状态机 摩尔状态机。输出只是当前状态值的函数，并且仅在时钟边沿到来