[信息与通信]verilog语法.pptVIP

Verilog HDL设计方法简介 算法实现 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。 硬线逻辑 由与门、或门、非门、触发器、多路器等基本逻辑部件造成的逻辑系统。 从算法设计到硬线逻辑的实现 传统处理器的问题 算法问题 研究并行快速算法 电路实现问题 设计并研制具有并行结构的数字和计算逻辑结构。 电路实现的两个方向： FPGA 专用集成电路 Verilog HDL建模、仿真、综合和全面验证。 什么是复杂的数字逻辑系统？ 嵌入式微处理机系统 数字信号处理系统 高速并行计算逻辑 高速通信协议电路 高速编码/解码、加密/解密电路 复杂的多功能智能接口 门逻辑总数超过几万门达到几百甚至达几千万门的数字系统 有哪几种硬件描述语言？各有什么特点？ Verilog HDL 较多的第三方工具的支持 语法结构比VHDL简单 学习起来比VHDL容易 仿真工具比较好使 测试激励模块容易编写 Verilog HDL 的建模方式 即：模块的描述方式： 行为级建模 模块内部只包括过程块和连续赋值语句，而不包括实例调用语句和基本元件实例调用语句。 RTL级属于行为级 结构级建模 模块内部只包括实例调用语句。 包括门级和开关级 行为级与结构级混合建模 两者兼而有之 Verilog HDL 的抽象级别 语言本身提供了各种层次抽象的表述，可以用详细程度有很大