24进制数码管显示.docVIP

下载本文档

4
0
约3.69千字
约 4页
2018-02-18 发布于河南
举报
版权申诉

24进制数码管显示.doc

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

24进制数码管显示

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count24 is port( enable:in std_logic; clk0:in std_logic; cout:out std_logic; qh:out std_logic_vector(3 downto 0); ql:out std_logic_vector(3 downto 0)); end count24; architecture rt1 of count24 is signal qh_temp,ql_temp:std_logic_vector(3 downto 0); begin process(clk0) begin if(clk0event and clk0=1) then if(enable=1)then if(qh_temp=0010and ql_temp=0011)then qh_temp=0000; ql_temp=0000; else if(ql_temp=1001)then ql_temp=0000; qh_temp=qh_temp+1; else ql_temp=ql_temp+1; end if; end if; end if; end if; qh=qh_temp; ql=ql_temp; end process; end rt1; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity clk_div1000 is port(clk:in std_logic; clk_div:out std_logic); end clk_div1000; architecture rt1 of clk_div1000 is signal q_tmp:integer range 0 to begin process(clk) begin if(clkevent and clk=1)then if(q_tmpthen q_tmp=0; else q_tmp=q_tmp+1; end if; end if; end process; process(clk) begin if(clkevent and clk=1)then if(q_tmp=999)then clk_div=1; else clk_div=0; end if; end if; end process; end rt1; library ieee; use ieee.std_logic_1164.all; entity seg7 is port(q:in std_logic_vector(3 downto 0); segment:out std_logic_vector(7 downto 0)); end seg7; architecture rt1 of seg7 is begin process(q) begin case q is when 0000=segment when 0001=segment when 0010=segment when 0011=segment when 0100=segment when 0101=segment when 0110=segment when 0111=segment when 1000=segment when 1001=segment when others=segment end case; end process; end rt1; library ieee; use ieee.std_logic_1164.all; entity display is port(clk:in std_logic; qh:in std_logic