[工程科技]相位噪声性能测试.pdf

L 美国国家半导体公司 M K LMK04000系列产品的相位 应用注释1910 0 James Catt 噪声性能测试 2009年1月15 日 4 0 0 0 系 列 1.0 前言 编写本应用笔记的目的，是为了表现LMK04000系列精 噪声模型。基准时钟信号噪声的增益（G ）以及PLL噪声 产 REF 密时钟去抖电路的时钟信号的相位噪声和抖动测量结果， 的增益（GPLL ）也是具体的环路参数的函数。这里我们并不 展示时钟信号输出端的相位噪声与VCXO相位噪声之间的关 对这些增益和闭环响应H(f)的表达式进行推导，作为结论讨 品 系。由于采用了级联的双重PLL架构，LMK04000系列提供 论。一般来说，构成H(f)的合成器的诸参数以及在式中所给 的 了出色的信号抖动清除功能。图1示出了一个双PLL架构的框 出的增益值都可以由设计者来调整，其选择的标准是让合成 相 位 图。该图还画出了一个时钟分配电路，该电路接续在VCO输 器的输出端的总噪声（STOTAL (f)）最小化。在这种情况下，最 出之后。 小化意味着合成后的总噪声的最小化。当对PLL2使用该噪声 第一个PLL采用了很窄的环路带宽，以便让外接的VCXO 方程时，SREF(f)代表VCXO 的噪声。对于LMK04000系列而 噪 的频率锁定到输入的参考时钟信号上。极窄的环路带宽可以 言，SPLL(f)和SVCO (f)是由器件的特性所决定的，但SREF(f)取决 声 抑制参考时钟信号中的大部分相位噪声，使得VCXO 的相位 于设计者所选用的VCXO 。因此，应该选用一个满足应用目 性 噪声成为主要的噪声分量。频率被锁定后的VCXO作为基准 标在相位噪声和抖动方面的要求的VCXO。 能 测 时钟输入第二个PLL ，后者采用了较大的环路带宽，以