第2章 的总线技术.ppt

西安电子科技大学 计算机学院 司栋森第二章 总线技术 目 录 2.1 总线的基本概念 2.2 总线的传输控制协议 2.3 总线的传输类型及仲裁 2.4 总线的可靠性技术 本章学习目的 ? 总线的概念、分类及性能指标 总线传输的控制、类型及仲裁 总线的可靠性设计方法 2.1 总线的基本概念 2.1.1 总线、接口及其标准 2. 总线的定义 3. 总线和接口标准 4. 总线与接口的区别 5. 总线标准的内容 6. 总线标准的特性 2.1.2 总线的分类 2. 按总线的层次结构分为： 2.1.3 总线的主要性能参数 2.2 总线的传输控制协议 2.2.1 总线的操作步骤 总线操作的4个阶段 2.2.2 总线的传输控制协议 同步方式的时序图： 同步方式的模块连接： 早期IBM PC/XT机对存储器和I/O操作采用同步总线协议： 2. 异步方式(Asynchronous Bus Protocols) 异步方式的时序图： 3.半同步步方式（ Semisynchronous Bus Protocols） 半同步方式的时序图： 4. 周期分裂方式（Split-cycle Bus Protocols） 周期分裂方式的特点： 2.3 总线数据传输类型及仲裁 2.3.1 总线数据传输类型 2. 突发数据传输方式： 2.3.2 总线仲裁 1. 基本概念 菊花链式总线仲裁示意图： 3.集中式并行总线仲裁 2.4 总线的可靠性技术 2.4.1 总线负载 1. 门电路的电气特性 2. 门电路负载能力的计算 3. OC门 上拉电阻的选择： 2.4.2 总线上的干扰及措施 习题与思考 第二章 结束 IOL （8mA） IIH (10uA) IIL (1.5mA) 输出 输入 IOH （0.4mA） LS IIL ：输入低电平的短路电流（由输入管脚输出1.5ma） IIH ：输入高电平的漏电流（由输入管脚输入10ua） IOL：输出低电平的灌电流（由输出管脚输入8ma） IOH：输出高电平的拉电流（由输出管脚输出0.4ma） 门电路的电气特性一般用输入/输出电流来表示，如下图所示： 注：门电路的电流特性因器件的材料及生产工艺的不同而不同。一般器件手册上均给出详细的说明。 如74HC244等驱动器， IOL 约为20mA～25mA，IOH 约为20mA。手册上有时给出是可以驱动的TTL门个数（如15个）。 所谓门电路的负载能力是指： 当门电路的输出端输出低电平时，能够吸收多少个输入门输入低电平的短路电流。 或者： 当门电路输出端输出高电平时，能够提供多少个输入门输入高电平时的漏电流。 IIH IOH IIL IOL 由于门电路输入引脚在输入高电平时的漏电流很小（uA级），所以门电路的负载能力一般均指输出低电平时的吸收电流大小（或带IIL 的个数）。 OC是一类结构特殊的门电路，其内部输出管的集电极开路，没有与任何部分进行电气连接，如下图所示。 在使用OC门时，其输出端必须外接上拉电阻。 输出 输入 地 OC门 IIH IIL 输出 输入 IOL IOH OC VCC OC门的开路结构，可使多个OC门的输出短接在一起，实现线与逻辑：即当所有OC门输出为高时，短接输出为高，否则输出为低。 当所有OC门器件均输出为高时，必须保证VOH不低于2.7V。（此时，流入OC门的电流由N1个OC门共同分担）。 OC LS VCC RC OC LS Vo N1个 N2个 当只有一个OC门器件输出为低时，必须保证VOL不高于0.5V（此时，输出为低的OC门必须承受电路中的全部电流，其他几个OC门中无电流） 所以上拉电阻选取应在625～2.3K之间。 1.总线的竞争：主要为信号线的逻辑竞争和时序竞争。 逻辑竞争：两个TTL门的输出不可以接在一起，即同一时刻信号线不能有两个驱动源。－－使用三态门。 时序竞争：严格按照总线的时序要求进行电路设计和操作，低速设备接口要具有操作等待产生电路等措施，保证数据交换的正确性。 2.总线的交叉串扰：采取相关信号的屏蔽措施，如：布板时在两个信号线中间隔一条地线，或对相关高频信号线、易受干扰的信号线采取空间屏蔽等。 3.总线的传输效应：包括总线延时和信号反射。 总线延时：改善信号的传输特性和采用同步及插入等待。 信号反射：采取源端匹配和末端匹配方法。匹配的方法主要有串联电阻或其它形式的电阻、电容网络。 * 第二章 总线技术 * 1. 总线出现的背景 计算机部件要具有通用性，适应不同系统与不同用户的需求，设计必须模块化。 计算机部