[工学]QuartusII入门.docVIP

Quartus II 入门 （以一个简单选择器为例） 实验准备 随着EDA技术的发展，使用硬件描述语言来设计PLD/FPGA已经成为一种趋势。利用硬件描述语言，设计者可以将非常复杂的数字系统分为不同层次的模块进行设计，利用EDA工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。最后利用FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。 Quartus II 软件是数字系统设计的仿真工具，他拥有FPGA和CPLD设计的所有阶段的解决方案，我们可以使用Quartus II 软件完成数字逻辑设计仿真的所有阶段。 Quartus II的设计流程如 REF _Ref269890580 \h \* MERGEFORMAT 图 31所示。 图  STYLEREF 1 \s 3 SEQ 图 \* ARABIC \s 1 1 Quartus II的设计流程图 本实验以一个简单的选择器为例介绍利用Quartus II进行数字逻辑设计的基本流程。 选择器是数字逻辑系统的常用电路，是组合逻辑电路中的主要集成元件之一，它是由几路数据输入、一位或多位的选择控制和一路数据输出所组成的。多路选择器从多路输入中选取其中一路将其传送到输出。由选择控制信号决定输出的是第几路输入信号。如 REF _Ref269893021 \h \* MERGEFORMAT 图 358所示，图中X0-X3为输入端；Y为输出端，选择X0-X3的某个值输出；A1和A0为选择控制端，A1和A0的值决定了Y选择X0-X3的哪一个值输出。 图  STYLEREF 1 \s 3 SEQ 图 \* ARABIC \s 1 58 4选1选择器 实验目的 Quartus II 软件支持多种设计输入模型，本次实验使用Verilog HDL语言输入设计，在DE2-70 开发平台上设计一个基本组合逻辑电路——2选1选择器。本实验在学习使用Verilog HDL语言进行选择器的设计的同时初步熟悉Quartus II 软件的使用方法。 实验内容 1 建立工程。 在用 Quartus II 进行设计之初，需要为设计的项目建立一个工程，工程包括设计过程中所有的文件：软件源文件和编译过程中产生的其他文件。 选择 开始-程序- Altera - Quartus II 9.0 - Quartus II 9.0（32‐Bit），或者双击桌面上图标，启动软件，打开 Quartus II 工作环境，第一次打开Quartus II 工作环境，会出现要求对其认证的对话框，如 REF _Ref269890725 \h \* MERGEFORMAT 图 34所示。 图  STYLEREF 1 \s 3 SEQ 图 \* ARABIC \s 1 4 license 选择 Quartus II 使用时需要对其进行认证，新安装Quartus II软件的用户可以有30天的免费试用期，再此期间不用进行认证，30天后必须进行认证，没有经过认证的 Quartus II 在编译时不能产生用于配置 FPGA 的文件（.sof文件或.pof文件）。没有经过认证的 Quartus II 软件在每次启动时都会询问用户是启动30天免费试用版本，还是选择进行license认证，请不要选择30天免费试用的版本（默认是选择30天免费使用版本），机房的软件安装一般都超过了30天。请选择“If you have a valid license file, specify the location of your license file”项。 选择可以的license进行认证后，系统会弹出一个选择license路径的提示框，请将你的license路径添加进去。我们的license安装在服务器上，请在实验的时候确信你的机器能够正确的连到服务器上，点击Quartus II 工作界面工具栏中的Tools-License Setup…弹出如下界面，在License file栏中填入正确的存放license的地址，我们的服务器地址是： HYPERLINK mailto:1800@172.25.46.151 1800@172.25.46.151，点击“OK”进行认证，如 REF _Ref269890760 \h \* MERGEFORMAT 图 35所示。 图  STYLEREF 1 \s 3 SEQ 图 \* ARABIC \s 1 5 选择认证文件 进行认证后，Quartus II的工作界面，如 REF _Ref269890783 \h \* MERGEFORMAT 图 36所示。 图