基于CPLD的步进电动机控制器设计开题报告.doc

届毕业设计开题报告 题 目 基于CPLD的步进电动机控制器设计 专 业 电子信息工程 姓 名 班 级 指导教师 肖闽进 起止日期 年 月 日 毕业设计开题报告 （含课题的来源及现状、设计要求、工作内容、设计方案、技术路线、预期目标、时间安排及参考文献等内容，字数为500~1000字。课题的来源及现状CPLD的步进电机控制器的设计和实现。 步进电机是一种用电脉冲信号进行控制,并将电脉冲信号转换成相应的角位移或。线位移的控制驱动装置。由于步进电机是受脉冲信号控制的,因此适合于作为数字控制系统的伺服元件。步进电机的线圈中每输入一个脉冲,转子就旋转一个步距角,它的速度和控制脉冲严格同步,通过改变脉冲频率的高低就可以在很大范围内调节电机的转速。由于步进电机具有精度高、控制灵活、定位准确、工作可靠,能直接接受交换数字信号等特点,因此广泛地应用在计量测试仪器中。步进电机通常可分为三种类型:反应式(VR)、永磁式(PM)和混合式(同步感应子式HB)。 在步进电机作为执行元件的计算机控制系统中,变频信号源往往通过计数器来实现,脉冲分配则由扩展的并行接口芯片或GAL芯片来实现。这种方法的优点是电路结构成熟、软件编程简单、控制灵活、能实现变频信号源与脉冲分配器的作用。但它的缺点是集成度不高,硬件电路结构复杂,占用CPU的时间过多,可靠性不高。 本文提出的采用CPLD/EPLD作细分编码器，充分利用了CPLD/EPLD强大的实时、并发处理能力。与传统采用单片机、DAC、专用步进电机驱动芯片相比，系统构成更为简单、成本更低。CPLD是继PAL、GAL等逻辑器件之后出现的一种新型的复杂可编程逻辑器件 同以往的PAL、GAL等逻辑器件相比较，CPLD的规模大，适舍于时序电路、组合电路等应用场合 这种芯片具有可编程性和实现方案容易改动的特点CPLD芯片可反复的编程、擦除、使用，在外围电路不动的情况下用不同的EPROM 就可实现不同的功能。 步进电机主要优点是响应速度快、定位精度高、无累计位置误差、驱动线路简单、控制方法简单，缺点是转动不够平稳，运行时会发生振荡现象，它将影响系统的正常稳定运行。目前步进电机的控制电路实现方法较多，普遍认为最有效的解决方法是细分法。目前常用的细分方法是采用单片机实现或将细分参数存在EEPROM等存储器通过逻辑电路实现细分输出，恒流控制用DAC与用专用PWM芯片共同实现。随着电子技术的发展，尤其是硬件描述语言的出现，解决了传统电路原理图设计系统工程的诸多不便，目前已有将CPLD/EPLD用于步进电机细分控制器的尝试 随着超大规模集成电路的集成度和工艺水平的不断提高,深亚微米工艺,如0.18μm、0.13μm已经走向成熟,专用集成电路ASIC的设计成本在不断降低。CPLD/FPGA是实现ASIC的主流器件。它们的特点是直接面向用户,具有极大的灵活性和通用性,使用方便,硬件测试和实现快捷,开发效率高,成本低,工作可靠性好。I/O引脚多、规模大、支持重复擦写,因此只要重新编程即可实现不同功能的控制器,如:可使控制器输出多路运行脉冲以同时控制多台步进电机,或提供多相步进电机的运行脉冲等等。这种基于CPLD的设计方法,可以加速同类型产品的开发速度,节约投资,使外围电路变得非常简洁,系统的可靠性大大提高,符合电子系统设计的发展方向。 同时，EDA(ElectronicDesignAutomation)技术发挥了巨大的作用。EDA 技术的出现改变了传统设计时多采用原理图输入的设计模式,而是采用HDL(HardwareDescriptionLanguage)作为设计输入。设计得可以自己定义器件的内部逻辑和管脚,将原来由电路板设计完成的大部分工作放在芯片的设计中。这大大缩短了系统的设计周期,提高了产品的设计及开发效率。 硬件描述语言HDL是用于硬件构造型结构的高级编程语言,它能有效地表示硬件电路的特性,便于阅读交流和相互调用。VerilogHDL由GDA(GatewayDesignAutomation)公司(后被Cadence公司收购)开发,于1995年实现标准化(IEEE-1364)。VerilogHDL的语法类似于C语言,描述风格简洁明了,高效便捷。其跟EDA工具的结合非常密切,适合于RTL级尤其是门级电路的描述,易于控制电路的资源。 在近期内,微处理器与CPLD/