基于VHDL课程设计数字钟精选.docx

Shanghai Normal University课程设计名称基于FPGA的数字钟设计姓名专业班级通信工程（1）班学院信息与机电工程学院完成日期2017年6月摘 要VHDL是一种用形式化方法来描述数字化电路和设计数字逻辑系统的语言，设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自动综合到门级电路，最后用PLD实现其功能。与传统设计方法相比，VHDL描述电路行为的算法设计层次较高、用于较复杂的计算时，能尽早发现存在的问题，缩短设计周期，可独立实现，修改方便，系统硬件描述能力强，语言标准、规范、移植性强，是多层次的硬件描述语言具有很好的实用。本文是基于VHDL语言的简易电子数字钟的设计。设计主要是由数码管结合按键来显示相应的时间，可以对时、分进行单独校时，使其显示标准时间，并且具有设置闹钟以及整点半点报时的功能。总的程序由几个各具不同功能的单元模块组，其中包括分频模块、时分秒计数和设置模块、比较器模块、译码显示等模块。关键词：数字钟、VHDL、状态机一、绪论1.1 前言随着生产和科学技术发展的需要，现在电子技术的应用已经渗透到了人类生活和生产的各个方面，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。在这个生活节奏飞快的社会，时间概念对人们来说尤为重要。在我们现代的生活中，早已离不开钟表的身影。原始的机械钟只能实现走时报时的功能早已不能满足人们的需求。数字钟是一种数字电路实现时、分、秒计时的装置，通过计时精度很高的石英晶振，采用相应进制的计数器，转化为二进制数，通过译码和显示电路准确的将时间“时”“分”“秒”用数字的方式显示出来。与传统的机械时钟相比具有更高的准确性与直观性，且无机械装置，具有更高的使用寿命。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。FPGA概述FPGA简介FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。 FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。1.2.2用FPGA设计数字钟的优点FPGA的逻辑功能全部用硬件电路实现，内部有丰富的触发器和I／O引脚，是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一，并且FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。因此，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。使用FPGA 可以实现你想实现的任何数字电路，可以定制各种电路，减少受制于专用芯片的束缚，在设计过程中可以灵活的更改设计。因此，利用FPGA 设计数字钟更加灵活方便。1.3硬件描述语言VHDLVHDL，即超高速集成电路硬件描述语言，是最早被接纳为IEEE标准的硬件描述语言。它是一种多层次的硬件描述语言，覆盖面广，描述能力强，具有良好的可读性，既可以被计算机接受，也容易被理解。因为VHDL的硬件描述与工艺技术无关，因此其本身的生命期长，工艺改变时，只需修改相应程序中的属性参数即可，VHDL支持大规模设计的分解与已有设计的再利用，事实上已经成为通用硬件描述语言。1.4 QuartusⅡ软件QuartusⅡ是Altera公司推出的新一代FPGA/CPLD开发软件，适合于大规模复杂的逻辑电路设计。它是Altera公司的第四代可编程逻辑器件集成开发环境，提供了从设计输入到器件编程的全部功能，同低三代设计工具MAXPLUS Ⅱ相比，QuartusⅡ设计软件增加了网络编辑功能，提升了调试能力，解决了潜在的设计延迟，同时其强大的设计能力和直观易用的接口，越来越受到数字系统设