教案16(6.3.2).pptVIP

6.3.2 计数器 一、计数器定义、分类； 二、用T、T′触发器构成二进制加/减计数器的规律； 三、主要中规模计数器（74LS160/161）芯片介绍； 四、任意进制计数器的构成方法－计数器的设计。 五、移位寄存器型计数器。 三、主要中规模计数器芯片介绍 1. 四位同步二进制加法计数器74LS161；(P282) 2. 四位同步二进制加/减计数器74LS191；(P285) 3. 四位同步二进制加/减计数器74LS193（双时钟）；(P288) 4. 同步十进制加法计数器74LS160；(P291) 5. 同步十进制加/减计数器74LS190；(P294) 6. 异步二-五-十进制加法计数器74LS290。 (P298) 74LS161、74LS160 161的状态循环为： 四、任意进制计数器的构成方法-计数器的设计 （一） MN 思路：保证有效循环中包含M个状态。 2、置数法：利用同步置数端LD 进行置数 [例3]用74LS160实现6进制计数器。 练习：用74LS161实现6进制计数器。 （2）置入最小值法：在计到SN-1时使LD有效，下一状态为 ？ ，该状态为下一个循环的起点。 [例4] 用74LS160实现6进制计数器。 练习：用74LS161实现6进制计数器。 （二） MN 1、M＝N1×N2 例1：用两片160实现一100进制计数器。 2、M≠N1×N2 方法：整体置零法或整体置数法。 例：用74160接成二十九进制计数器。 1、用一片161或160实现小于16或10进制计数器的方法； 清零法、置数法 2、用多片161或160实现大于16或10进制计数器的方法； （1）M=N1×N2 串行进位法、并行进位法、整体置零法 （2）M≠N1×N2 整体置零法 《数字电子技术》多媒体课件 电子信息研究室 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 D0~D3：预置数据输入端； ET、EP：工作状态控制端； C：进位输出端， 对74LS161，当计至1111时，C=1； 对74LS160，当计至1001时，C=1。 LD＇：同步预置数据控制端，当LD＇=0且来时钟时， Q3Q2Q1Q0 置成D3D2D1D0的状态； ET EP D L R CLK D ￠ ￠ 74161/160 RD′—异步清0端（低电平有效） 160的状态循环为： 0000 0001 1111 0000 0001 1001 有效循环中，有16个状态，故为16进制计数器 有效循环中，有10个状态，故为10进制计数器 N进制计数器 M进制计数器 主要是161和160计数器 方法：1、清零法（复位法） S0 S1 S2 SM-2 SM-1 SM SN-1 思路： 当 N 进制计数到 ？ 后回到 S0 状态 2. 求归零逻辑表达式； 1. 写出状态 SM –1 的二进制代码； 3. 画连线图。 步骤： SM –1 S0 S1 S2 SM-2 SM-1 SM SN-1 (1)利用同步置数端LD′ （或清零端）获得 M 进制计数 思路： 当 N 进制计数到 ？ 后回到 S0 状态 2. 求归零逻辑表达式； 1. 写出状态 SM –1 的二进制代码； 3. 画连线图。 步骤： [例1] 用4位二进制计数器 74161 构成12进制计数器。 解： 1. = 1011 2. 归零表达式： 3. 连线图： SM –1 思考：进位端如何实现？画有效状态循环图。 Q0 Q1 Q2 Q3 LD C CLK 74161 ET EP D0 D1 D2 D3 RD 1 1 CO (1)利用同步置数端LD′ （或清零端）获得 M 进制计数 且D3D2D1D0=0000 当计数到 ？ 时，立即产生清零（或置数）信号， 使返回 S0 状态。 思路： 步骤： 1. 写出状态 SM的二进制代码； 2. 求归零逻辑表达式； 3. 画连线图。 SM S0 S1 S2 SM-2 SM-1 SM SN-1 （瞬间即逝） (2)利用异步清零端RD′ （或置数端）获得 M 进制计数 当计数到 ？ 时，立即产生清零（或置数）信号， 使返回 S0 状态。 思路： 步骤： 1. 写出状态 SM的二进制代码； 2. 求