计算机系统结构指令级并行41指令级并行的概念.ppt

*／31 *／34 4.1 指令级并行的概念 当指令之间不存在相关时，它们在流水线中是可以重叠起来并行执行的。这种指令序列中存在的潜在并行性称为指令级并行。 （Instruction-Level Parallelism，简记为ILP） 本章研究：如何通过各种可能的技术，获得更多的指令级并行性。 （硬件技术和软件技术） 必须要硬件技术和软件技术互相配合，才能够最大限度地挖掘出程序中存在的指令级并行。 第四章 指令级并行 工艺规程的内容 1.流水线处理器的实际CPI CPI流水线 = CPI理想 + 各类停顿周期数的总和 流水线的理想CPI是流水线的最大流量。 各类停顿包括： 结构相关停顿：是由于两条指令使用同一个功能部件而导致的停顿。 控制相关停顿：是由于指令流的改变（如分支指令）而导致的停顿。 RAW、WAR和WAW停顿：由数据相关造成的。 减少其中的任何一种停顿，都可以有效地减少CPI，从而提高流水线的性能。 4.1 指令级并行的概念 工艺规程的内容 2. 本章要研究的技术以及它们所克服的停顿 4.4 提高理想CPI 多指令流出（超标量和超长指令字） 4.3 所有数据/控制相关停顿 前瞻（Speculation） 4.3 控制相关停顿 动态分支预测 4.2 各种数据相关停顿 指令动态调度（记分牌和Tomasulo算法） 4.1 数据写后写相关和先读后写相