第6章 可编程逻辑器件PLD.pptVIP

第六章 可编程逻辑器件PLD 第一节 可编程逻辑器件PLD概述 第三节 可编程只读存储器PROM和可编程逻辑阵列PLA 第七节 随机存取存储器（RAM） 例3: 试用PLA实现四位自然二进制码转换成四位格雷码。 （1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。 N B3 B2 B1 B0 G3 G2 G1 G0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 根据表列出逻辑函数并简化，得最简输出表达式如下： （2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的7×4PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。 右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率，所以用它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。 PLA除了能实现各种组合电路外，还可以在或阵列之后接入触发器组，作为反馈输入信号，实现时序逻辑电路。 4个输出 与阵列 或阵列 四个自然二进制码输入 × × × × × × × × 七个乘积项 例5：PLA和D触发器组成的同步时序电路如图所示，要求： （1）写出电路的驱动方程、输出方程。 （2）分析电路功能，画出电路的状态转换图。 D Q0 Q0 D Q1 Q1 D Q2 Q2 QCC CP 解：（1） 根据PLA与或阵列的输入/ 输出关系，可直接得到各触发器的激励方程及输出方程： D0 = Q0 + Q1Q0 D1 = Q1Q0 + Q1Q0 D2 = Q0 Q2+ Q2Q0 QCC = Q0 Q1Q2+ Q0 Q1 Q2 D0 = Q0 + Q1Q0 D0 （2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出下表所示的电路状态转换表。 Q2 Q1 Q0 D2 D1 D0 Q2n+1Q1n+1Q0n+1 QCC 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 1 0 0 0 0 0 1 0 根据状态转换表，画出下图所示的电路状态转换图。 000 101 111 110 001 011 010 100 该电路是能够自启动的同步六进制计数器。 从以上设计可知，用PLA设计电路具有节省存储单元等等优点。 但