【电子与通信】第2章 门电路.ppt

数字电子技术第2章 门电路 范立南 代红艳 恩莉 刘明丹 中国水利水电出版社 2.1 分立元件门电路2.1.1 基本逻辑门电路 1.二极管与门 与门：实现与运算的电路。 电路及其逻辑符号如图所示，只要输入A、B当中有一个 为低电平时，则其支路中二极管导通，使输出端F为低电 平。只有A、B全为高电平时，输出端F才为高电平。 当A 、B、F为高电平时用逻辑1表示，低电平时则用逻辑0 表示。真值表为： 其逻辑表达式为 。 2.二极管或门 或门：实现或运算的电路。 电路及其逻辑符号如图所示。输入A、B当中只要有一个 为高电平时，则其支路中二级管导通，使输出端F为高电 平。只有A、B全为低电平时，输出端F才为低电平。 真值表为： 逻辑表达式为： 3.三极管非门电路 非门：实现非运算的电路。 电路及其逻辑符号如图所示。当输入A为低电平时，三极 管截止，输出F为高电平，输入A为高电平时，三极管饱和， 输出F为低电平。逻辑表达式F= 。 2.1.2 与非门、或非门电路 1.与非门电路 与非的真值表： 2.或非门电路 或非的真值表： 2.2 TTL集成逻辑门电路 2.2.1 TTL与非门的工作原理 1. TTL与非门的典型电路 2.工作原理 当输入端A、B、C中，只要有一个输入信号VIL为低电平 0.3V时，则相对的发射结导通，使T1管的基极电位被箝制到 1V，T2管截止，故T5也截止。T3、T4管导通，输出高电平 即输入端A、B、C中至少有一个为低电平时，输出端F为高 电平。 当输入端A、B、C全为高电平，T1管的基极电位升高，使T1 管的集电结、T2和T5管的发射结正向偏置而导通，致使T3 管微导通，T4管截止。即输入端全为高电平时，输出端为低 电平。所以该门是一个与非门。 2.2.2 TTL与非门的电压传输特性及抗干扰能力 1. 电压传输特性 电压传输特性分为四个区段：截止区、线性区、转折区和饱 和区。 2. 抗干扰能力 TTL与非门在实际应用时，输入端有时会出现干扰电压VN叠 加在输入信号上。当干扰电压VN超过一定数值时就会破坏与 非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态 所允许的干扰电压值叫做抗干扰能力。干扰电压亦称噪声， 抗干扰能力也称噪声容限。 关门电平VOFF：输出为标准高电平时，所允许的最大输入低 电平值。通常VOFF=0.8V。 开门电平VON：输出为标准低电平时，所允许的最小输入高 电平值。通常VOH=1.8V。 抗干扰能力分为输入低电平的抗干扰能力VNL和输入高电平 的抗干扰能力VNH。 低电平的抗干扰能力为： VNL越大，表明TTL与非门输入低电平时抗正向干扰的能力越 强。 高电平的抗干扰能力为： VNH越大，表明 TTL与非门输入高电平时抗负向干扰的能力 越强。 2.2.3 TTL与非门的电气性能 1. TTL与非门的输入特性 输入特性是描述输入电流与输入电压之间的关系曲线 ，如图 示： 2. TTL与非门的输出特性 输出电压与负载电流之间的关系曲线，称为输出特性。 (1)输出为低电平时的输出特性曲线： (2)输出为高电平时的输出特性曲线： 3. 带负载能力 负载能力是指输出端所能驱动同类门的最大能力，称为扇出 系数，以N0来表示。拉电流负载增加会使与非门的输出高电 平下降；灌电流负载增加会使与非门的输出低电平上升。与 非门的扇出系数N0取决于输出低电平时所能驱动的同类门 的个数 。通常 。 [例2-1]在图示电路中，试计算门G1最多可以驱动多少个同样 的门电路负载。要求G1输出的高、低电平满足 ， 。 解：首先计算保证 时可以驱动的门电路数目N1。 其次，再计算保证 时能驱动的负载门数目N2。 所以扇出系数 N=10。 2.2.4 TTL与非门动态特性 平均传输延迟时间 ：输出电压由高电平变为低电平时 的传输延迟时间是称为导通传输延迟时间 ；输出电压 由低电平变为高电平时的传输延迟时间是称为截止传输延迟 时间 。通常把二者的平均值称作平均传输延迟时间， 以 表示。 2. 动态尖峰电流 与非门从导通状态转换为截止状态或从截止状态转换为导通 状态，在这个转换过程中，都会出现T4、T5两管瞬间