ch8可编程逻辑器件.pptVIP

第八章可编程逻辑器件 8.6 复杂可编程逻辑器件 复杂的可编程逻辑器件(complex programmable　logic device), 简称CPLD。 CPLD基本结构由可编程内连线、逻辑块和I/O单元组成。逻辑块内电路丰富多样, 这些块构成矩阵, 经可编程内连线实现互连。 CPLD的品种繁多, 下面以Altera的FLEX 10K器件结构来说明CPLD的原理。 FLEX 10K器件系列的特点如下 （1）它是工业界第一种嵌入式可编程逻辑器件，提供在单个器件中的系统集成。 （2）高密度. （3）系统级特点. （4）灵活内部连接. （5）增强功能I/O引脚. （6）具有快速建立时间和时钟延时的外部寄存器 （7）多种封装方式可任意选择。 （8）工作在486和奔腾PC机型以及Sun SPARstation,HP 9000 Series 700/800和IBM RISC systerm/6000工作站等平台上的Altera MAX+PLUS II开发系统支持软件设计和自动布局布线 FLEX 10K器件的结构 每一个FLEX 10K器件包含一个实现存储和专用逻辑功能的嵌入阵列; 一个实现一般逻辑的逻辑阵列; 一个可编程的内连线带。 嵌入阵列由一系列嵌入阵列块(EAB)构成。每个EAB可提供100到600门以实现复杂的逻辑功能。 逻辑阵列由逻辑阵列块(LAB)构成, 每个逻辑块类似于一个低密度的PLD。 嵌入阵列和逻辑阵列的结合，提供了嵌入式门阵列的高性能和高密度。 FLEX 10K器件内部的信号连接以及与器件管脚的信号连接, 由快速互连通道完成。 每个I/O管脚由位于快速通道互联的每个行列两端的I/O单元(IOE)输入。 FLEX 10K器件在上电时，通过保存在Altera串行配置EPROM中的数据，或系统控制器提供的数据进行配置。FLEX 10K器件经过配置后，可以装入新的配置数据，实现在线重新配置。 FLEX 10K的EAB 什么是EAB? 容量为2Kbit的RAM 可以配置为存储器或者逻辑函数 实现兆功能（Megafunction〕 实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更有效 嵌入阵列块 (EAB) 嵌入阵列块是一种在输入输出端口上带有寄存器的灵活RAM电路, 用来实现一般门阵列的宏功能。 逻辑功能通过配置过程中对EAB的编程产生一个LUT(查找表)来实现。 较大的RAM块可以由多个EAB连接产生。如果必要,一个器件里的所有EAB可级联形成一个RAM块。 逻辑阵列块(LAB) FLEX 10K 的逻辑阵列块包括8个逻辑单元(LE), 相关的进位链和级联链、LAB控制信号以及LAB局部互连线。 每个LAB提供4个可供所有8个LE使用的可编程反相控制信号, 其中2个可用作时钟信号, 另外2个用作清除/置位控制。 逻辑单元(LE) LE是FLEX 10K结构里最小的逻辑单位。每个LE 含有一个4输入的查找表LUT(Look-up table) 、一个可编程的具有同步使能的触发器、进位链和级联链。 FLEX 10K的结构提供两条专用高速通路, 即进位链和级联链, 它们连接相邻的LE 但不占用通用互连通路。进位链支持高速计数器和加法器, 级联链可在最小延时的情况下实现多输入逻辑函数。 进位链提供LE之间非常快(0.2ns)的进位功能。 利用级联链,FLEX 10K 可以实现扇入很多的逻辑函数。相邻的LUT用来并行地计算函数各个部分, 级联链把中间结果串接起来。 进位链操作 用N个LE实现4N变量的函数 快速通道互连 在FLEX 10K结构中, 快速通道互连提供LE和I/O引脚的连接, 它是一系列贯穿整个器件的水平或垂直布线通道。 快速互连通道由跨越整个器件的行列互连通道构成。 LAB的每一行由一个专用行连线带传递。 列连线带连接行与行之间的信号,并驱动I/O引脚。 相邻LAB和EAB的互连资源 输入输出单元(IOE) 一个IOE包含一个双向的I/O缓冲器和寄存器。 IOE可用作输入、输出或双向引脚。 CPLD的逻辑资源十分丰富, FLEX 10K系列最高可达25万门, 可以实现各种功能电路和复杂系统, 它是门阵列市场中快速发展的部分。 输入输出单元(IOE) CPLD与FPGA在性能和功能上的差别 布线能力 Altera CPLD使用独特的内连线结构，与Xilinx FPGA为有限的布线段相比，更适合电子系统设计自动化中的芯片设计的可编程验证。 延迟可预测能力