[信息与通信]CMOS乘法器版图设计与仿真——第5章-第7章.docVIP

第5章 基于层次化设计的8位并行乘法器的设计 此设计共分为4个层次：由顶层到低层依次是：带进位运算的顶层模块，8位并行乘法器模块，4位乘法器模块，2位乘法器模块，输入模块。下面，将由低层到顶层开始说明： 5.1 输入模块的设计 原理图设计如下： x，y为数据输入；p，c为中间和和中间进位输入；p1，c1为部分积输出 图5-1 输入模块的原理图设计 Virtuoso Layout Editor工具生成版图： 图5-2 输入模块的版图设计 图5-3 输入模块的LVS结果 图5-4 两位乘法器模块原理图 Virtuoso Layout Editor工具生成版图： 图5-5 两位乘法器模块版图设计 DRC命令检查无设计错误后，使用extract命令提取带有寄生参数的提取使用LVS命令比较原理图和提取的寄生参数图，可得如下结果： 图5-6 两位乘法器模块的LVS结果 图5-7 四位乘法器模块原理图设计 图5-8 四位乘法器模块版图设计 使用DRC命令检查无设计错误后，使用extract命令提取带有寄生参数的提取使用LVS命令比较原理图和提取的寄生参数图，由图5-9可以看出，所设计的版图和原理图相匹配。可以看出，设计中共使用了768个晶体管。 图5-9 四位乘法器模块LVS结果 图5-10 进位运算模块的原理图设计 其中的大框为四位乘法器模块，小框为加法器设计方案二 图