高清视频ＣＭＯＳ电流舵数／模转换器的设计.docVIP

高清视频ＣＭＯＳ电流舵数／模转换器的设计 　　摘 要:高清晰电视(HDTV)和无线通信网络的发展,对转换器速度和精度提出了更高的要求。基于新型传输门(TG)结构组成的电流源单元矩阵和译码逻辑电路,提出一种适用于高清晰视频使用的高速8位CMOS电流舵数/模转换器(CS-DAC)。应用电流源单元矩阵结构和传输门结构的译码电路,有效减少了毛刺等干扰信号;TG结构设计的电路使晶体管数量和电路的延时显著减少;基于0.25 μm CMOS技术的DAC电路设计,功耗仅为21 mW,采样率达到1.5 GHz。仿真结果表明,电路的积分线性误差(INL)范围为-2~+2 LSB;微分线性误差(DNL)为-1~+4 LSB。 　　关键词:高速;数/模转换器;电流舵;CMOS 　　中图分类号:TN79+2文献标识码:B 　　文章编号:1004-373X(2009)10-027-04 　　 　　Design of CMOS CS-DAC for HD Video 　　HAN Jianning 　　(Institute of Information and Communication Engineering,North University of China,Taiyuan,030051,China) 　　Abstract:With the development of HDTV and wireless communication network,the requirement is higher for speed and precision of digital-to-analog converter.Based on internal circuits cells consisted of a new type of Transmission Gate (TG) structures and combinational logics decoders,this paper presents a 2 G-Sample 8-bit CMOS Current Steering Digital-to-Analog Converter (CS-DAC) for HD video applications.A current cell matrix configuration and parallel decoding circuit allowlow glitch energy.With TG circuits,the number of transistors and the delay time skew in the outputs of decoder are significantly reduced.The power consumption is only 21 mW and the conversion rate of 2 GHz is obtained in 0.25 μm CMOS design.The simulation shows that Integral Non-Linearity (INL) of -2~+2 LSB and Differential Non-linearity (DNL) of -1~+4 LSB are obtained. 　　Keywords:high speed;digital-to-analog converter;current-steering;CMOS 　　 　　0 引 言 　　 　　在信号采集处理、数字通信、自动检测和多媒体技术等领域,数/模转换器往往是不可缺少的部分。近年来,电子通信市场的快速发展,尤其是高清晰电视 (HDTV)[1]和无线通信网络的开发应用,大大增加了对转换器速度和精度的要求[2]。高清晰电视逐渐在人们的生活中普及,为了使HDTV得到更好的性能,就要有更高速和更高精度的DAC[3],因为高速更有利于减少图像闪烁和眼部疲劳,高精度可使图像更清晰。同时还要求设计的DAC面积小,功耗低。然而现在人们生活中常用的HDTV用DAC的分辨率一般为8位或者更高,采样率为500 MHz左右。这里介绍一个适用于HDTV应用的新型8位DAC,采样率达到1.5 GHz,功耗为21 mW[4,5]。 　　在一般的数/模转换器的设计中,译码结构通常采用分段结构。在一般的设计中,为了减少延时,通常使用锁存器,同时配合复杂电流源结构,这种结构通常需要较大的能耗,并且采样率不是足够高。 为了得到更高的采样率和更好的线性度,在此基于TG结构[6],设计了单位电流单元矩阵和译码器电路,同时采用简单的电流单元电路设计。 　　 　　1 结构选择 　　 　　在此,采用电流舵型