[工学]第2章 4集成逻辑门.ppt

基本逻辑 与逻辑 F=A·B 或逻辑 F=A+B 非逻辑 常用复合逻辑 与非 或非 与或非 2.2.5 逻辑运算的优先级别 逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序如下： 长非号是指非号下有多个变量的非号。 2.2.7 正负逻辑 在数字系统中，逻辑值是用逻辑电平表示的。 正逻辑规定： “真”记作“1” ，UOH代表“1”； “假”记作“0”，UOL代表“0”。 负逻辑规定与此相反。 高电平和低电平的含义 分段 输入漏电流IIH是把与非门的一个输入端接高电平(其它输入端悬空)时，流入该输入端的电流，也叫高电平输入电流。因为此时V1管处于倒置状态，故IIH数值很小， 一般为几十微安。 小结 n个OC门全部输出UOH： 此时所有OC门的输出管都截止，因此，流入每个OC门输出端的电流都是其输出管的穿透电流ICEO；流入负载门各输入端的电流都是高电平输入漏电流IIH。 例 P39 第4题 今日作业 P39-40 3、5、6 以下内容第三章讲完再学习 习题课 以下为本次课自学内容 CMOS逻辑电路的特点(与TTL门比较) 3.4 集成逻辑门使用中的实际问题 1. 多余输入端的处理 2. 接口电路 (6) 功耗延迟积M。 门的平均延迟时间tpd和空载导通功耗PON的乘积叫功耗延迟积或功耗速度积，也叫品质因数----全面衡量一个门电路品质。 简称pd积。记作M。 M=PON·tpd -------------越小越好 表 2 – 6 74系列TTL与非门的传输延迟时间tpd和功耗PON 先进肖特基TTL 8 3 74AS00 先进低功耗肖特基TTL 1.3 3.5 74ALS00 低功耗肖特基TTL 2 9.5 74LS00 肖特基TTL 19 3 74S00 低功耗TTL 1 33 74L00 高速TTL 22 6 74H00 标准TTL 10 10 7400 产品名称的意义 功耗PON/mW 传输延迟时间tpd/ns 产品型号 四二输入与非门 (7) 输入短路电流IIS和输入漏电流IIH。 输入短路电流IIS是把与非门的一个输入端直接接地(其它输入端悬空)时，由该输入端流向参考地的电流，也叫低电平输入电流。IIS的典型值约为1.5mA。 灌到前级去了 从前级拉出来的 (8) 最大灌电流IOLmax和最大拉电流IOHmax。 IOLmax是在保证与非门输出标准低电平的前提下，允许流进输出端的最大电流， 一般为十几毫安。 IOHmax是在保证与非门输出标准高电平并且不出现过功耗的前提下，允许流出输出端的最大电流，为几毫安。 A B T 1 R 1 2.8K W R 2 760 W V 2 V 3 V 4 V 5 R 4 4 k W R 5 58 W U C C (＋5 V) R 3 470 W V0 灌电流 后级的IIS 拉电流 后级的IIH (9)扇入系数NI。扇入系数是门电路的输入端数。一般NI≤5，最多不超过8。当需要的输入端数超过NI时，可以用与扩展器来实现。 (10)扇出系数NO。扇出系数NO是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。 NO由IOLmax/IIS和IOHmax/IIH中的较小者决定。一般NO≥8，NO越大，表明门的负载能力越强。前者更小。 拉电流负载 灌电流负载 (11) 最小负载电阻RLmin。RLmin是为保证门电路输出正确的逻辑电平，在其输出端允许接入的最小电阻(或最小等效电阻)。 接入RL输出UOH的情况 在门的输出端接上负载电阻RL后，只要RL的阻值不趋近于零，对于输出低电平几乎无影响。但RL阻值太小， 会使门电路无法输出正确的高电平。 一般取: RLmin=200Ω (12) 输入高电平UIH和输入低电平UIL。 一般取UIH≥2 V，UIL≤0.8V。 课堂练习 (一)选择题 1、衡量集成电路优劣的因数是用： （1）增益×带宽 （2）传输延迟时间×功耗 （3）传输延迟时间×扇出系数 （4）噪声容限×功耗 2、集成电路多余引脚的处理方法为： （1）开路 （2）接电源低电平 （3）接地