[工学]第五章 8086的总线操作和时序.ppt

第五章 8086的总线操作和时序 概述 8086的两种模式 最小模式下8086的时序分析 §5.1 概述一、时钟周期、总线周期和指令周期 时钟周期（T状态） 时钟周期是CPU的基本时间计量单位，它由计算机的主频决定。 8086CPU的主频5MHz，1个时钟周期为200ns 总线周期 CPU通过系统总线对外部存储器或I/O接口进行一次访问所需的时间。 8086/8088的一个基本的总线周期由4个时钟周期组成，习惯称为4个T状态，即T1状态、T2状态、 T3状态、 T4状态。 指令周期 完成一条指令所需要的时间，是由一个或多个总线周期组成。 总线周期中各时钟周期的操作 T1周期 CPU向存储器或I/O发送地址 CPU向地址/数据分离器（地址锁存器）发送ALE信号 T2周期 CPU从总线上撤消地址，低16位置成高阻态,高4位输出状态信息. 测试READY引脚状态，以决定是否插入等待周期 发出RD或WR信号 T3周期 等待存储器或I/O存取数据完成 使数据在CPU与存储器或I/O之间传输 T4周期 总线周期结束,为下一总线周期作准备. 一个基本的总线周期时序 一个典型的总线周期序列 二、8086/8088的引脚信号 8086和8088CPU的引脚信号图 主要区别 外部数据总线位数的差别 指令队列容量的差别 引脚特性的差别 AD15~AD0的定义不同 第34号引脚的定义不同:在8086中定义为信号BHE，而在中定义为SSO，它与DT/R,IO/M一起用作最小方式下的周期状态信号． 第28号引脚的定义不同:8086 M/IO;8088 IO/M 　以便与８０８０／８０８５系统总线结构兼容． 第五章 8086的总线操作和时序 概述 8086的两种模式 最小模式下8086的时序分析 一、最小方式和最大方式 8086具有两种不同的工作方式，即最小工作方式和最大工作式，具体工作在那种方式，由硬件设计决定的。 最小方式：当要利用8086构成一个较小的系统时，系统中只有一个8086CPU,所有的总线控制信号由8086CPU直接产生，系统所需的其他总线控制逻辑部件最少。 最大方式：相对最小方式而言，系统中常含有两个或多个微处理器，其中一个是8086CPU，其他为协处理器（数值运算协处理器8087，输入／输出的协处理器8089），总线控制信号通过8288总线控制器提供。 最小方式系统的基本配置 最大方式系统的基本配置 二、8086CPU引脚功能 与工作方式无关的引脚功能 最小工作方式下的引脚功能 最大工作方式下的引脚功能 与工作方式无关的引脚功能 AD15~AD0 (Address Data Bus， 双向、三态） 地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2 ～ T3状态（数据周期）AD15～AD0 上是数据信号D15～D0。 Ａ19/S6~A16/S3（输出、三态） 地址/状态复用信号，输出。在总线周期的T1状态A19/S6～A16/S3上是地址的高4位，即A19～A16，用锁存器锁存；在T2～T4状态，A19/S6～A16/S3上输出状态信息S6～S3 。 与工作方式无关的引脚功能 S6总是为低电平， S5反映当前中断允许标志的状态． 与工作方式无关的引脚功能 BHE /S7 (Bus High Enable/Status) 数据总线高8位使能和状态复用信号，输出、三态。在总线周期T1状态，BHE有效，表示数据线上高8位数据有效，即AD15~AD8。在T2～T4状态BHE /S7 输出状态信息S7。S7在8086中未定义。 RD(Read)读信号 读信号， 三态输出，低电平有效，表示当前CPU正在读存储器或I／O端口。 与工作方式无关的引脚功能 READY(Ready)准备就绪（输入） 准备就绪信号。由要访问的存储器或I／O设备向此引脚发出的输入信号，高电平有效，表示CPU访问的存储器或I／O端口己准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期Tw，直到READY信号有效为止。 TEST(Test)测试输入信号（低电平有效） 测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，则转而执行WAIT的下一条指令。由此可见，TEST对WAIT指令起到了监视的作用。 TEST引脚信号用于多处理系统中，实现8086与协处理器间的同步协调功能． 与工作方式无关的引脚功能 INTR(Interrupt Request)可屏蔽中断请求信号的输入