[经济学]第4章 主存储器.ppt

第4章 主存储器 4.1主存储器处于全机中心地位 当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术,在存储器与输入/输出系统之间直接传送数据。 共享存储器的多处理机,利用存储器存放共享数据,并实现处理机之间的通信。 4.2 主存储器分类 目前的计算机主存储器都使用半导体存储器，有2类： RAM：随机存储器，又称可读写存储器。 动态RAM 静态RAM ROM：只读存储器。 PROM：可编程序的只读存储器。 EPROM ：可擦除可编程序只读存储器。 EEPROM：可用电擦除的可编程序只读存储器。 Flash Memory: 快闪存储器(可以整块擦除，也可局部擦除)。 上述各种存储器中，RAM为“易失性存储器”，其余的称为“非易失性存储器”(断电以后信息不会丢失)。 4.3主存储器的主要技术指标 主存储器的主要技术指标为：容量、存取时间、存储周期。 1、容量 计算机可寻址的最小单位是一个存储字，一个存储字所包括的二进制位数称为字长。 一个字节（Byte）为8个二进制位（bit），一个字可以由若干字节组成。 有些计算机可以按“字节”寻址,这种机器称为“字节可寻址”计算机。 以字或字节为单位来表示主存储器存储单元的总数，就得到了主存储器的容量。 单位：B、KB、MB、GB的定义。 主存储器的主要技术指标 2、存储器存取时间(Memory Access Time) 启动一次存储器操作到完成该操作所经历的时间。 3、存储周期(Memory Cycle Time) 连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。 通常存储周期略大于存取时间。 具有合适价格的主存储器能提供信息的速度总跟不上CPU的处理速度。 4.4主存储器的基本操作 读操作：存储器→CPU CPU把信息字的地址送到AR,经地址总线送往主存储器。 CPU发读(Read)命令。 CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已读出经数据总线,送入DR。 写操作：CPU→存储器 CPU把信息字的地址送到AR，经地址总线送往主存储器,并将信息字送往DR。 CPU发写(Write)命令。 CPU等待主存储器的Ready回答信号,Ready为 1,表示信息已从DR经数据总线写入主存储器。 4.5读/写存储器(RAM) 半导体读/写存储器有静态存储器SRAM和动态存储器DRAM两种。 静态存储器利用双稳态触发器来保存信息，只要不断电，信息就不会丢失。 动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。 静态存储器的集成度低，功耗较大；动态存储器的集成度高，功耗小，主要用于大容量存储器(主存)。 静态存储器(SRAM) 静态存储器的存储单元如图4.2 所示，它由6个MOS管组成一个双稳态触发器。 16×1位静态存储器的结构图 1K静态存储器框图 静态存储器的主要技术参数 静态存储器的主要技术参数 动态存储器(DRAM) 三管存储单元(电路见图4.7)。 单管存储单元(电路见图4.8)。 写入: 字线为高电平,T导通, 写1: 数据线为低电平,VDD通过T对Cs充电 写0: 数据线为高电平,Cs通过T放电 读出:数据线预充电至高电平; 当字线出现高电平后,T导通,若原来Cs充有电荷,则Cs放电,使数据线电位下降,经读出放大器后,读出为1; 若原来Cs上无电荷,则数据线无电位变化,放大器无输出,读出为0. 读出后,若原来Cs充有电荷也被放掉了,和没有充电一样,因此读出是破坏性的,故读出后要立即对单元进行“重写”,以恢复原信息。 动态存储器(DRAM) 单管存储单元的优点：线路简单，单元占用面积小。 单管存储单元的缺点：读出是破坏性的，读出后要立即对单元进行“重写”；单元读出信号很小，要求有高灵敏度的读出放大器。 再生: DRAM是通过电容的充电来保存信息的,但漏电阻的存在,其电荷会逐渐漏掉,从而使存储的信息丢失.因此,必须在电荷漏掉以前就进行充电,这一充电过程称为再生,或称为刷新。 动态存储器的工作方式 读工作方式 写工作方式 读-改写工作方式 在一个RAS(行地址选通信号)周期内，先读出某一单元内容，然后再把新数据改写进该单元。 页面工作方式 保持行地址为低，改变列地址，实现对某一行的读写。 可减少两次输入地址带来的访问延迟,访问速度提高2到3倍。 再生（刷新）工作方式 DRAM与SRAM的比较： DRAM每片容量大，引脚少; 价格低; 功耗低; 但速度低，须再生。 DRAM一般用作计算机的主存储器。 SRAM速度快，价格较高，一般用作容量不大的高速存储器。 4.6非易失性