VerilogHDL数字设计实训教程第1章VerilogHDL数字设计实训基础教材教学课件.pptVIP

QuartusII设计流程 3．编译设置 图1-26 全程编译后出现报错信息 QuartusII设计流程 3．编译设置 图1-27 全程编译成功后的汇总信息 4．仿真验证 图1-28 选择Vector waveform file界面 QuartusII设计流程 4．仿真验证 图1-29 仿真测试向量波形文件 QuartusII设计流程 4．仿真验证 图1-30 仿真波形信号设置 QuartusII设计流程 4．仿真验证 图1-31 加入了待观察信号的波形图 QuartusII设计流程 4．仿真验证 QuartusII设计流程 图1-32 设置仿真时间最小间隔 4．仿真验证 QuartusII设计流程 图1-33 设置仿真时间长度 4．仿真验证 QuartusII设计流程 图1-34 设置好的激励波形图 4．仿真验证 QuartusII设计流程 图1-35 功能仿真设置界面 4．仿真验证 QuartusII设计流程 图1-36 功能仿真波形输出 4．仿真验证 QuartusII设计流程 图1-37 时序仿真设置界面 5．引脚锁定和硬件验证 QuartusII设计流程 图1-38 引脚锁定对话框图 5．引脚锁定和硬件验证 QuartusII设计流程 图1-39 设置USB硬件端口 5．引脚锁定和硬件验证 QuartusII设计流程 图1-40 下