[所有分类]第7节S3C2410及硬件系统结构设计.ppt

ARM简介 ARM简介 S3C2410－ARM920T内核结构 S3C2410A的内部结构 高级微控制器总线简介 高级微控制器总线（Advanced Microcontroller Bus Architectuer,AMBA) AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。 AHB 　AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。 APB 　　APB主要用于低带宽的周边外设之间的连接，例如UART等 S3C2410A特性 最小系统 简介 电源质量与分配 旁路和退耦电容的使用 旁路和退耦电容 旁路电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。 旁路和去耦可防止能量从一个电路传到另一个电路，例如用于隔离级联电路的前后级、电路的反馈等，进而提高电路的信号传输的质量。 电源设计 S3C2410 CLOCK FCLK for CPU, HCLK for the AHB bus peripherals, PCLK for the APB bus peripherals. The S3C2410X has two Phase Locked Loops(PLLs): one for FCLK, HCLK, and PCLK the other dedicated for USB block (48Mhz). POWER MANAGEMENT NORMAL mode, SLOW mode, IDLE mode, and Power-OFF mode. 复位电路 　S3C2410A　总线控制 Ｓ３Ｃ２４１０寻址 ＡＲＭ９２０Ｔ内核提供了３２位的地址总线，可以访问４Ｇ（２３２）的线性地址空间，而Ｓ３Ｃ２４１０的内部地址总线是３０ｂｉｔ（ＨＡＤＤＲ［２９：０］），能够访问的最大外部地址空间是２＾３０，即１Ｇ的地址空间００ｘ３ＦＦＦＦＦＦＦＦ，可见Ｓ３Ｃ２４１０仅利用了ＡＲＭ９２０Ｔ的３２位地址总线的低３０位。 Ｓ３Ｃ２４１０将１Ｇ的外部地址空间分成了８个存储器组，每个组的大小为１２８Ｍ，其中６个用于ＲＯＭ、ＳＲＡＭ等存储器，２个用于ＲＯＭ、ＳＲＡＭ、ＳＤＲＡＭ等存储器。 当Ｓ３Ｃ２４１０对外寻址时，采用了部分译码的方式，即低位地址线用于外围存储器的片内寻址，而高位地址线用于外围存储器的片外寻址。Ｓ３Ｃ２４１０可以利用内部地址总线的高３位ＨＡＤＤＲ［２９：２７］来选择该地址属于哪一个存储器组（Ｂａｎｋ），从而激活相应的Ｂａｎｋ选择信号，并且使用外部地址总线Ａ［２６：０］来实现相应Ｂａｎｋ的内部寻址，寻址范围为１２８Ｍ（２＾２７），从而使得其外围地址访问空间为１ＧＢ（１２８ＭＢ×８）。Ｓ３Ｃ２４１０正是通过这种机制来完成外部地址空间的寻址全过程。 S3C2410的存储器配置 S3C2410的存储器系统 — 可通过软件选择大小端 — 地址空间:每个Bank 128Mbytes (总共 1GB) —除 bank0 (16/32-bit) 外，所有的Bank都可以通过编程选择总线宽度= (8/16/32-bit) — 共 8 个banks 6个Bank用于控制 ROM, SRAM, etc. 剩余的两个Bank用于控制 ROM, SRAM, SDRAM, etc . — 7个Bank固定起始地址； — 最后一个Bank可调整起始地址； — 最后两个Bank大小可编程 —所有Bank存储周期可编程控制； Bank6/Bank7地址分布 S3C2410的存储器配置 　S3C2410A　总线控制 S3C2410A　 Bank0总线宽度配置 与1片16位16M的SDRAM的连接方法 与2片16位16M的SDRAM的连接方法 HY57V561620 HY57V561620 S3C2410与2片8位FLASH的连接方法 初始化中的存储器配置 数据宽度 总线时序 SDRAM刷新 BANK大小 数据宽度设置寄存器 数据宽度设置寄存器 BANK0－5　控制寄存器 BANK6－7控制寄存器 刷新控制寄存器 BANK大小配置寄存器 NANDFLASH配置寄存器 NANDFLASH寄存器 NANDFLASH配置寄存器 NAND flash 什么是JTAG JTAG工作原理 JTAG标准接口形式 4.4.4 JTAG 接口与在线调试 1） JTAG接口简介 JTAG（Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议（IEEE1149.