第7章_综合计时系统的设计与分析教材教学课件.pptVIP

第7章 综合计时系统的设计与分析 ;7.1 系统设计要求 ;图7.1 系统功能面板 ;7.2 系统设计方案; (1) 计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。 (2) 计分电路、计时电路：其设计思想与计秒电路类似。 (3) 计星期电路：将计时电路产生的进位脉冲信号作为计星期电路的计数时钟信号，待计数至7瞬间，计星期电路返回1重新开始计数。 ; (4) 计日电路：将计时电路产生的进位脉冲信号作为计日电路的计数时钟信号，通过系统辨认，确定本月总天数X(包括28、29、30、31四种情况)，待计数至X＋1瞬间，进位，计月电路加1，而计日电路返回1重新开始计数。 (5) 计月电路：将计日电路产生的进位脉冲信号作为计月电路的计数时钟信号，待计数至12瞬间，进位，计年电路加1，而计月电路返回1重新开始计数。 (6) 计年电路：将计月电路产生的进位脉冲信号作为计年电路的计数时钟信号，待计数至100瞬间，计年电路返回0重新开始计数。 ; CNT60计数模块是一个多用计时模块，它既可作为计秒电路调用，又可作为计分电路、计时电路调用。图7.2是其输入、输出端口图。其中，输入信号LD为置数控制信号，低电平有效；输入信号CLK为计数时钟信号；输入信号DATA为待预置数；输出信号NUM为计数结果；输出信号CO为计数溢出信号。 ;图7.2 CNT60计数模块输入、输出端口图 ;CNT60的主要VHDL程序段如下： IF(LD=0) THEN NUM=DATA; ELSIF CLKEVENT AND CLK=1 THEN IF NUM=111011 THEN --59 NUM=000000;CO=1; ELSE NUM=NUM+1;CO=0; END IF; END IF; ;CNT30的主要VHDL程序段如下： IF(LD=0) THEN NUM=DATA; ELSIF CLKEVENT AND CLK=1 THEN MAX_DAYS=TOTAL_DAYS; IF NUM=TOTAL_DAYS THEN --99 NUM=00001;CO=1; ELSE NUM=NUM+1;CO=0; END IF; END IF; ;图7.4 单个LED的串接电阻计算方式 ;图7.5 共阴极型七段显示器的LED位置定义和等效???路 ; 根据以上设计思想，本系统的数据显示电路可分为两个子模块： (1) 显示控制电路XSKZQ：负责完成数据选择扫描及数码管位选择信号的产生，数据扫描选择输出，对于选择的数据进行BCD码转换等功能； (2) 显示译码电路：将用于显示的BCD码数据进行译码。 ; XSKZQ的输入、输出端口如图7.6所示。其中，输入信号CLK_SCAN为用于产生数据选择扫描等控制信号的时钟信号；输入信号SEC、MIN、HOUR、DAY、MON、YEAR、WEEK分别来自计秒电路、计分电路、计时电路、计日电路、计月电路、计年电路、计星期电路等计时电路的计时结果输出端；输出信号BCD为被选择进行显示的计秒/计分/计时/计日/计月/计年/计星期电路等计时电路的计时结果的8位BCD码，输出端SELOUT经外部的3-8译码电路译码后用于选择对应计时结果显示数码管的公共端COM。图7.7为15个共阴极型七段数码管驱动接线图。;图7.6 XSKZQ的输入、输出端口图 ;图7.7 15个共阴极型七段数码管驱动接线图; 7.2.3 调整控制电路TZKZQ的设计 对于系统中的时间调整电路，拟通过模式和调整两个外部按键完成。模式键负责切换正常时间计数模式和时间调整模式，调整模式切换顺序如图7.8所示。调整键负责在时间调整模式之下，对当前模式的计时结果进行调整。 ;图7.8 调整模式切换顺序 ;图7.9 TZKZQ的输入、输出端口图 ;7.2.4 系统总体组装电路的设计 此系统的总体组装电路图如图7.10(略）所示。 ;7.3 主要VHDL源程序 ; PORT(LD: IN STD_LOGIC; --置位信号(低电平有效) CLK: IN STD_L