VHDL语言的顺序语句.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL语言的顺序语句

例: PROCESS BEGIN rst_loop : LOOP WAIT UNTIL clock =1 AND clock’EVENT; -- 等待时钟信号 NEXT rst_loop WHEN (rst=1); -- 检测复位信号rst x = a ; -- 无复位信号,执行赋值操作 WAIT UNTIL clock =1 AND clock’EVENT; -- 等待时钟信号 NEXT rst_loop When (rst=1); -- 检测复位信号rst y = b ; -- 无复位信号,执行赋值操作 END LOOP rst_loop ; END PROCESS; VHDL规定,已列出敏感量的进程中不能使用任何形式的WAIT语句。 调用过程的语句格式如下: 过程名[([形参名= ]实参表达式 { ,[形参名= ]实参表达式}) ]; 一个过程的调用将分别完成以下三个步骤: (1)将IN和INOUT模式的实参值赋给欲调用的过程中与它们对应的形参; (2)执行这个过程; (3)将过程中IN和INOUT模式的形参值返回给对应的实参。 4、子程序调用语句 A、过程调用语句 B、函数调用语句 函数调用与过程调用是十分相似的,不同之处是,调用函数将返还一个指定数据类型的值,函数的参量只能是输入值。 5、返回语句 RETURN语句是一段子程序结束后,返回主程序的控制语句。它有两种格式: 第一种格式只能用于过程,它后面一定不能有表达式;第二种格式只能用于函数,它后面必须有条件表达式,它是函数结束的必要条件,函数结束必须用RETURN语句。 RETURN; --第一种语句格式 RETURN 表达式; -- 第二种语句格式 【例】 PROCEDURE rs (SIGNAL s , r : IN STD_LOGIC ; SIGNAL q , nq : INOUT STD_LOGIC) IS BEGIN IF ( s =1 AND r =1) THEN REPORT Forbidden state : s and r are quual to 1; RETURN ; ELSE q = s AND nq AFTER 5 ns ; nq = s AND q AFTER 5 ns ; END IF ; END PROCEDURE rs ; 【例】 FUNCTION opt (a, b, opr :STD_LOGIC) RETURN STD_LOGIC IS BEGIN IF (opr =1) THEN RETURN (a AND b); ELSE RETURN (a OR b) ; END IF ; END FUNCTION opt ; 6、空操作语句 空操作语句的语句格式如下: NULL; 在下例的CASE语句中,NULL用于排除一些不用的条件。 CASE Opcode IS WHEN 001 = tmp := rega AND regb ; WHEN 101 = tmp := rega OR regb ; WHEN 110 = tmp := NOT rega ; WHEN OTHERS = NULL ; END CASE ; 6、断言(ASSERT)语句 ASSERT 条件表达式 REPORT 字符串 SEVERITY 错误等级[SEVERITY_LEVEL]; ASSERT语句的格式如下: 断言(ASSERT)语句只能在VHDL仿真器中使用,综合器通常忽略此语句。ASSERT语句判断指定的条件是否为TRUE,如果为FALSE则报告错误。出错级别必须是四种错误等级中的一种。 默认报告信息“Assertion Violation” 默认错误级别为“Error” 分顺序断言和并行断言语句 * VHDL语言的顺序语句 VHDL语言的顺序语句 顺序语句(Sequential Statements)用来实现模型的算法描述。 这些语句从多侧面完整地描述数字系统的硬件结构和基本逻辑功能, 其中包括通信的方式、信号的赋值、多层次的元件例化以及系统行为等。

文档评论(0)

asd522513656 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档