EDA_通信专业_实验指导书(120份).doc

电子信息工程学院 编制 2013年9月目 录 实训一 组合电路的设计 2 实训二 时序电路的设计 3 实训三 8位全加器的设计 5 实训四 含异步清零和同步时钟使能的加法计数器的设计 6 实训五 十六进制七段数码显示译码器设计 8 实训六 数控分频器的设计 10 实验七 序列检测器的设计 12 实训一 组合电路的设计一、实验目的 熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 二、实验内容 1：首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述一个双2选1多路选择器，并将此文件放在同一目录中。 三、实验仪器 ZY11EDA13BE型实验箱通用编程模块，配置模块，开关按键模块，LED显示模块。 四、实验原理 1、2选1多路选择器的VHDL源代码 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS