[工学]四VHDL语言构造体的描述方式09091567.pdfVIP

第四章 VHDL语言构造体的描述方式 4.1 构造体的行为描述方式 4.2 构造体的寄存器传输(RTL)描述方式 4.3 构造体的结构描述方式 习题 4.1 构造体的行为描述方式 行为描述输入与输出间转换的行为，不需包含任何结构信 息，它对设计实体按算法的路径来描述。行为描述在EDA工 程中通常被称为高层次描述，设计工程师只需要注意正确的 实体行为、准确的函数模型和精确的输出结果就可以了，无 需关注实体的电路组织和门级实现。 4.1.1 代入语句 4.1.3 多驱动器描述语句 4.1.2 延时语句 4.1.4 GENERIC语句 4.1.1 代入语句 代入语句是VHDL语言中进行行为描述的最基本的语句。 例如： a=b ； 该语句的功能是a得到b 的值。当该语句有效 时，现行信号b 的值将代入到信号a 。只要b 的值有一个新的变 化，那么该语句将被执行。所以，b是该代入语句的一个敏感 量。 代入语句最普遍的格式 信号量 = 敏感信号量表达式； 例如: z=a NOR (b NAND c) ；式中有3个敏感量a，b ，c 。无 论哪一个敏感量发生新的变化，该代入语句都将被执行。 实际逻辑门电路，存在固有延时，当输入端发生变化以 后，门输出端新的输出总要比输入端的变化延时若干时间， 门的这种特性就可以用具有延时时间的代入语句来描述。具 有延时时间的代入语句： 信号量 = 敏感信号量表达式 AFTER 时间值； 例： a=b AFTER 5 ns ； 该语句表示，当b发生新的变化5 ns 以后才被代入到信号a 。 【例4-1 】 2输入端与门的行为描述。 ENTITY and2 IS PORT (a ，b : IN BIT ； c : OUT BIT) ； END and2 ； ARCHITECTURE and2_behav OF and2 IS BEGIN c=a AND b AFTER 5 ns； END and2_behav ； 【例4-2 】 四选一电路的行为描述 1、电路图 2 、真值表 h/ b a q h0 四 0 0 i0 h1 选 一 0 1 i1 h2 电 p 1 0 i2 路 1 1 i3 a ` 图4-1 四选一电路的逻辑原理图 1、程序 LIBRARY IEEE ； USE IEEE.STD_LOGIC_1164.ALL ； USE IEEE.STD_LOGIC_UNSIGNED.ALL ； ENTITY mux4 IS