- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第七章 结型场效应晶体管(JFET)
* 第七章结型场效应晶体管(JFET) FET J-FET MESFET MOSFET 场效应晶体管是区别于双极型晶体管的另一大类晶体管。它通过改变垂直于导电沟道的电场强度来控制沟道的导电能力,从而调制通过沟道的电流。由于场效应晶体管的工作电流仅由多数载流子输运,故又称之为“单极型场效应晶体管” 什么是场效应晶体管(FET)? J-FET 的基本结构 源、漏 MESFET 的基本结构 MOSFET 的基本结构 7.1 JFET的基本工作原理 1、 JFET的基本结构 2、 JFET的基本工作原理 3、 伏-安特性 4 、输出特性曲线 5、MESFET 7.1 JFET的基本工作原理1、JFET的基本结构 源极 S 栅极G 漏极D N沟道 增强型 耗尽型 P沟道 增强型 耗尽型 结构示意图 基本结构图 7.1 JFET的基本工作原理 2、JFET的基本工作原理 平衡态沟道电阻: VDS IDS S L 2a D G G n P+ P+ A VGS=0 VGS0 IDsat VDsat IDsat VDsat B C a a S D G P+ n x0 VDS VGS a L h1 h2 a ID In(y) y x 3、 伏-安特性 S D G P+ n x0 h1 h2 a ID In(y) y x VD=VDsat 时,h2=a VGS=Vbi时 VDS=0,h1=h2=a时栅结上的电压Vp0=Vbi-Vp(VGS) 4 、输出特性曲线与转移特性曲线 5、MESFET S D G S D G S D G S D G P沟道 N沟道 耗尽型 增强型 箭头代表栅pn结方向 短粗线代表沟道 7.2 JFET的直流参数、低频小信号交流参数 1、 JFET的直流参数 夹断电压 JFET沟道厚度因栅p+-n结耗尽层厚度扩展而变薄,当栅结上的外加反向偏压VGS使p+-n结耗尽层厚度等于沟道厚度一半(h=a)时,整个沟道被夹断,此时的VGS称为JFET的夹断电压,记为 Vp。 Vp0=Vbi-Vp表示整个沟道由栅源电压夹断时,栅p-n结上的电压降,为区别起见,称为本征夹断电压。 本征夹断电压 最大饱和漏极电流IDSS VGS=Vbi时的漏极电流,又称最大漏源饱和电流。 最小沟道电阻Rmin Rmin表示VGS=0、且VDS足够小,即器件工作在线性区时,漏源之间的沟道电阻,也称为导通电阻。对于耗尽型器件,此时沟道电阻最小,因而称其为最小沟道电阻。 栅极截止电流IGSS和栅源输入电阻RGS 栅极截止电流是pn结(或肖特基结)的反向漏电流电流 结型场效应晶体管有较高的输入电阻,且该电阻与温度、反向偏压及辐照等因素有关。 输入电阻: 栅源击穿电压BVGS 表示栅源之间所能承受的栅p-n结最大反向电压。VDS=0时,此电压决定于n型沟道区杂质浓度。当VDS0时,漏端n区电位的升高使该处p-n结实际承受的反向电压增大,所以实测的BVGS值还与VDS有关。 漏源击穿电压BVDS 表示在沟道夹断条件下,漏源间所能承受的最大电压。 在JFET中,无论是VGS,还是VDS,对于栅结都是反向偏压,二者叠加的结果是漏端侧栅结上所加的反向偏压最大。 2、 JFET的交流小信号参数 跨导gm 跨导定义为漏源电压VDS一定时,漏极电流的微分增量与栅极电压的微分增量之比. 非饱和区跨导: VDS IDS VGS=0 VGS0 饱和区跨导: 饱和区跨导随栅压幅度减小而增大,当VGS=Vbi时达到最大值G0。 跨导的单位是西门子S(1S=1A/V)。 器件的跨导与沟道的宽长比Z/L成正比,所以在设计器件时通常都是依靠调节沟道的宽长比来达到所需要的跨导值。 由于存在着沟道长度调制效应,要得到好的饱和特性,L就不能无限制地减小,一般控制L为5至10mm左右。 为了增大器件的跨导,往往采用多个单元器件并联的办法来扩大沟道宽度。 对于同一个器件而言,跨导随栅电压VGS和漏电压VDS而变化,当VGS=0,VDS=VDsat时,跨导达最大值。 P-Si P-Si N-外延层 P+扩散 N型岛 P+ P+ P+栅区扩散 N+源漏扩散 氧化层 N型岛 栅电极 漏电极 源电极 大跨导JFET图形结构(多沟道并联) 漏极电导gD 表示漏极电流随漏源电压的变化关系。定义为: *
文档评论(0)