数电B实验报告1.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数电B实验报告1

实验名称 班级:2010051 学号姓名: 日期:2012.3.4 实验目的 1、了解并掌握QuartusII软件的使用方法。 2、了解并掌握仿真(功能仿真及时序仿真)方法及验证设计正确性。 3、了解并掌握EDA QuartusII中的原理图设计方法。 实验设备 电脑、QuartusII软件、可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)。 实验内容 本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程,包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。 图形编辑输入法也称为原理图输入设计法。用Quartus II的原理图输入设计法进行数字系统设计时,不需要了解任何硬件描述语言知识,只要掌握数字逻辑电路基本知识,就能使用QuartusII提供的EDA平台设计数字电路或系统。 QuartusII的原理图输入设计法可以与传统的数字电路设计法接轨,即把传统方法得到的设计电路的原理图,用EDA平台完成设计电路的输入、仿真验证和综合,最后编程下载到可编程逻辑器件(FPGA/CPLD)或专用集成电路(ASIC)中。 实验步骤: 第1步:打开QuartusII软件。 第2步:新建一个空项目。 第6步:新建一个图形文件。 第7步:在图形编辑窗口的空白处双击,打开符号库窗口, 第9步:在图形编辑窗口中分别放置与门“7408”和异或门“xor”。 第10步:再次打开符号,在“name”栏中输入“input”,符号库自动在库中找到输入“input”符号,并选中“Repeat-insert mode”点击OK按钮。 第11步:保存图形文件,进行语法检查和编译。 第12步:仿真。 第13步:另存矢量波形文件为hadder.vwf。执行Edit-Insert Node or Bus命令,将需要仿真的输入和输出节点加入到波形中来。其窗口如下图所示。可以在Name框中直接输入节点的名称,也可点击Node Finder按钮,打开节点搜索窗口,如下图所示。在Filter下拉框中选择所要寻找的节点类型,这里选择“Pins:all”,点击List按钮,在Nodes Found框中列出所有的引脚。 第15步:编辑a和b的输入波形,再由仿真器输出y的波形。 第16步:功能仿真。在仿真完成后,点击Report按钮即可观看仿真的结果,如下图所示。从波形可以看出,程序的逻辑功能与半加器相符。 第17步:引脚分配。 第18步:在仿真正确,并锁定自定引脚后,对项目再次编译。 第19步:时序仿真。 时序仿真不仅可以仿真其逻辑功能是否正确,同时可以仿真出信号之间的时间延迟。时序仿真又称后仿真,通常是在编译完成后进行。 第20步:程序下载。用USB连接线连接DE2和电脑,完成硬件设置。开始编程。编程结束后,即可在开发板上验证。 (仿真)结果与分析 功能仿真 时序仿真 实验过程中遇到的问题及解决办法 问题1 仿真波形图与逻辑结果不一致。 解决办法:选择引脚错误,重新编辑选择。 问题2 电脑无法识别出USB连接线连接的DE2。 解决办法:把USB连接线拔下换用电脑机箱背后的USB接口,电脑可以识别。

文档评论(0)

qwd513620855 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档