EDA期中试卷及答案.docVIP

喀什师范学院期中试卷 课程编码： 课程名称：EDA技术与应用 入库时间： 题型 1 2 3 4 5 总分 赋分 14 20 20 20 26 得分 阅卷人 一、选择题（共7题，每题2分，共14分） 1、进程中的信号赋值语句，其信号更新是（ ） A．立即完成 B. 在进程的最后完成 C. 按顺序完成 D.都不对 2、VHDL语言是一种结构化设计语言，一个设计实体包括实体与结构体两部分，结构体描述（ ） A．器件外部特性 B. 器件的内部功能 C. 器件外部特性与内部功能 D.器件的综合约束 3、下列标识符中，（ ）是不合法的标识符。 A．State0 B. 9moon C. Not_ack_0 D. signal1 4、关于VHDL中的数字，请找出以下数字中最大的一个（ ） A. 2#1111_1110# B. 8#276#C. 10#170# D. 16#E#E1 5、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是A. FPGA全称为复杂可编程逻辑器件；B. FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。综合是EDA设计流程的关键步骤，在下面对综合的描述中，是错误的。A.?综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.?综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；C.?为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.?综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。二、EDA名词解释，写出下列缩写的中文含义：（）1.? ? ? ? ?现场可编程逻辑门阵列 2.? EDA? ? ? ? ? ? ? 电子设计自动化3.? SOC? ? ? ? 片上系统4.? ASIC? ? ? ? ? ? ?专用集成电路逻辑阵列块、VHDL程序改错：（）01? ? ? ? LIBRARY IEEE ;02? ? ? ? USE IEEE.STD_LOGIC_1164.ALL ;03? ? ? ? USE IEEE.STD_LOGIC_UNSIGNED.ALL;04? ? ? ? ENTITY LED7CNT IS05? ? ? ? ? ? ? ? PORT ( CLR?: IN??STD_LOGIC;06? ? ? ? ? ? ? ? ? ? ? ? CLK : IN STD_LOGIC;07? ? ? ? ? ? ? ? ? ? ?LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)??) ;08? ? ? ? END LED7CNT;? ???09? ? ? ? ARCHITECTURE one OF LED7CNT IS10? ? ? ? ? ? ? ? SIGNAL TMP : STD_LOGIC_VECTOR(3 DOWNTO 0);11? ? ? ? BEGIN? ?? ?? ?? ?12? ? ? ? ? ? ? ? CNT:PROCESS(CLR,CLK)13? ? ? ? ? ? ? ? BEGIN? ?? ???14? ? ? ? ? ? ? ? ? ? ? ? IF CLR = 1 THEN15? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? TMP = 0;16? ? ? ? ? ? ? ? ? ? ? ? ELSE IF CLKEVENT AND CLK = 1 THEN17? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? TMP = TMP + 1;18? ? ? ? ? ? ? ? ? ? ? ? END IF;??19? ? ? ? ? ? ? ? END PROCESS;20? ? ? ? ? ? ? ? OUTLED:PROCESS(TMP)21? ? ? ? ? ? ? ? BEGIN? ?? ???22? ? ? ? ? ? ? ? ? ? ? ? CASE??TMP??IS23? ? ? ? ? ? ? ? ? ? ? ? ?WHEN 0000 =??LED7S = 0111111 ;24? ? ? ? ? ? ? ? ? ? ? ? WHEN 00