通信报告FSK编码实验.docVIP

FSK编码实验 实验目的 1、掌握FSK调制和解调原理； 2、熟悉2FSK相干解调和非相干解调的波形、频谱和框图； 3、学会Verilog编程产生正弦波、双通道正交波形； 4、在芯片altera Cyclone II上用Verilog编程实现FSK调制 实验仪器 1、JH5001(Ⅲ)通信原理基础实验箱 一台 2、20MHz双踪示波器 一台 实验原理 1、目前较常用产生FSK信号的方法是，首先产生FSK基带信号，利用基带信号对单一载波振荡器进行频率调制。因此，FSK可表示如下： 其中，， 大致波形如下图所示： 2、实验原理框图 ，， ， 得到，， 3、正交调制 ，是恒包络，幅度不变为1。若不采用正交调制，只用一路信号调制，则出现双边带情况。 采用正弦波、余弦波得到的频谱是单边带，如下： + 单边带的带宽为。 程序设计 电路分析： 根据原理图所示，若，当调制信号为1时，开关打到上边，，此时相邻采样点相位相差： ， 当调制信号为0时，开关打到下边，，相邻采样点相位差 ， 采用连续相位调制，故需要对相位进行求和（积分）。即有： ， 此后调制信号经过D/A转换，并经过低通滤波器输出。可以再TPi03口观察A通道调制输出，TPi04口观察B通道调制输出。此时，A、B通道输出再经过正交调制，于TPk03口输出。 由于正交调制信号为单边带信号，在传输时能节省一半带宽，故较实用、经济。 编程思路： 首先，需要产生8kbps的M序列，采样频率256kHz，因此需要将14.336MHz的时钟频率经过分频，分别产生256kHz（spab）及8kHz（clk_m）的时钟信号。每次采样都需要输出，因此需要2倍于采样频率的时钟作为D/A转换器的信号输入clk_out。 （1）产生正弦波 要要产生32kHz与16kHz正弦波信号，一个周期内，256kHz采样信号需分别采样8点与16点。 对sin函数进行PAM采样（假设周期为），再进行8bit编码，，若，则，， 可建立如下表格： n 0 1 2 3 4 5 6 … S … 由于寄存器存放数据类型为正整数，故需要将（-1,1）的值进行量化处理，+1变为非负数，乘上127，以扩展到8位寄存器，范围（0,255）。 Matlab计算一周期内的16点信号： x=1:16;y=round((sin(pi/8*x)+1)*127); 运行结果如下： A = 176 217 244 254 244 217 176 127 78 37 10 0 10 37 78 127 将以上各数据制表以供查询。 采样的时候固定采样时钟不变，当调制信号为传号“1”时，每次时钟上升沿到来，采样值遍历表中数据；当调制信号为空号“0”时，每次时钟上升沿到来，采样值相隔一个取表中数据，这样就实现了16kHz调制和32kHz调制： 256kHz在1个信号周期内输出16点，则信号f=256/16=16kHz， 256kHz在2个信号周期内输出16点，则信号f=256/8=32kHz。 （2）双通道输出的实现 如图为采样信号和D/A转换器的wr写入端输入信号示意图： 当spab为高电平的时候，选择A通道(sin信号)；当spab为低电平的时候，选择B通道(cos信号)，这样一个spab内采样了2个点，分别送给A、B通道，实现了双通道输出。 B通道制表所有值比A通道提前4个（），这样就实现了正交调制。 （3）考虑相位差 由于B通道比A通道落后一个clk_out时钟，相位差增加，而B通道每次运算又是在A通道之后的一次，相位差减小，两项叠加，刚好抵消，依然是将B通道制表所有值比A通道提前4个实现相位差。实现正交。 据以上分析得到如下的程序： 程序清单： module FSK2(clk,m_out,wr,spab,Sig); input clk; //14.336MHz时钟 output wr; //ModDACLK读写管脚输出 output reg m_out; //m序列输出 output Sig; //正交调制信号输出 output reg spab; //ModDASPAB通道选择管脚输出 reg[7:0] Sig; //正交调制信号8位寄存器 reg clk_wr; //中间分频时钟128kHz reg clk_out; //输出时钟256kHz reg clk_m; //m序列输出时钟8kHz reg[