半导体存储器可编程逻辑器件.docx

第15章半导体存储器和可编程逻辑器件学习目标(*1)了解ROM，RAM的基本结构和工作原理。(*2)了解R-2R型数/模转换器和逐次逼近型模/数转换器的工作原理。15.1 只读存储器(ROM）15.1.l ROM的基本结构和工作原理在数字系统中，向存储器中存入信息常称为写入，从存储器中取出信息常称为读出。在用专用装置向ROM写入数据后，即使ROM掉电数据也不会丢失。ROM只能读出而不能写入信息，所以一般用它来存储固定不变的信息。ROM的基本结构如图11.l所示。它是由存储矩阵、地址译码器和输出缓冲器三部分组成的。图15.1 ROM的基本结构框图1.存储矩阵存储矩阵是ROM的主体，它含有大量的存储单元，一个存储单元存储一位二进制数码(1或0)。通常把M位二进制码称为一个字，一个字的位数常称为字长，如字长是8位、16位等。若存储矩阵中存有N个字，每个字有M位，则该存储器有N×M个存储单元，N×M也叫做ROM的存储容量。一般数据或指令常以字为单位进行存储，存储一个字的单元可简称其为字单元。为了方便读/写数据，对每个字单元应确定一个标号，通常称这个标号为地址。2.地址译码器为了方便进行读/写操作，ROM必须设置地址译码器。若存储矩阵中存有N个字，就应有N个地址编号，地址译码器就必须有N个输出端与N个地址编号相对应。例如，在图15.l的存储矩阵中存储了N个字，当向地址译码器输入一组代码时，地址译码器就可根据所输入的地址代码从N个地址中选择出所需的一个，从而确定所选字单元的位置。必须注意，任何时刻只能有一条字线被选中。3.输出缓冲器ROM一般设有输出缓冲器。它的作用有两个，一是可以提高存储器的带负载能力，二是便于对输出状态进行三态控制。在字单元被选中后，M位数码经位线(位线的条数取决于存储矩阵中的字长)传送到输出缓冲器。由三态控制信号决定数据输出的时刻。下面以图15.2所示的二极管存储器为例来说明 ROM的工作原理。在图15.2中，存储矩阵有4条字线( N =4)，即存储4个字；8条位线( M = 8)，即每个字是8位数码。所以该ROM的存储容量为4×8=32位，即存储矩阵有32个存储单元，每个存储单元存储一个二进制信息。由于图15.2的存储短阵中有4条字线，而地址译码器的每个输出端应该与一个字单元对应，所以地址译码器必须是2/4线译码器。输入代码00， 01， 10， l1依次对应译码器输出的W0， W1， W2和 W3。在图15.2中，字线与位线的交叉点就是一个存储单元。交叉点处接有二极管时存储单元相当于存1 ，没接二极管的存储单元相当于存0。所以改变二极管的位置，就可以改变字单元中存储的内容。例如，当译码器输入 A1 = A0 =0时，字线 Wo为高电位，与其相接的二极管的阳极为高电位，所以二极管导通。由于二极管的钳位作用，使位线 D6， D2， D1为高电位，而其余的位线为低电位，即 D6 = D2 = D1 = 1， D7 = D5 = D4 = D3 = D0=0。最后经输出缓冲器输出的数据是 0l0001l0。当译码器输入 A1 = A0= 1时，字线 W3为高电位，与其相接的二极管导通，即D7 = D5 = D4 = 1， D6 = D3 = D2 = D1 = D0=0。最后经输出缓冲器输出的数据是l0110000。图15.2二极管ROM的结构实际上，地址译码器是由门电路组成的与阵列(见13.5.2节)，W0～W3的表达式中都包含了A0，A1的原变量或反变量的“与”项；而存储矩阵中的位线D0～D7可以看成是二极管构成的或门的输出端。例如，D7端的等效电路可画成图l5.3所示的或门电路。因此存储矩阵可看成是二极管或门构成的“或”阵列。所以ROM的内部结构可以看成是一个与阵列和一个或阵列的组合。图15.3 D7 的等效或门图15.2也可以画成图l5.4所示的简化形式，这样看起来更为直观。图中的有黑点处表示字线和位线间接有二极管，该存储单元存1；无黑点处则没接二扱管，该存储单元存0。至于在哪个地方画黑点，就取决于欲存储的内容了。图15.4 ROM的简化结构图图15.5所示是用双极型三极管构成ROM的存储矩阵，图中只画出了存储矩阵中的部分字线和位线。图中，三极管的基极接在字线上，发射极接在位线上并通过电阻接地，集电极接电源正极。若某字线为高电位，则与该字线相接的三极管将饱和导通，从而使位线呈高电位，即该位数据输出l。例如，当字线W0被选中呈高电位时，与该字线相接的三极管饱和导通，使位线DM-1呈高电位，而位线D0与字线W0不相接(没接三极管)，所以位线D0呈低电位。当数据输出时，DM-1=1，D0=0。又如，当字线WN-1被选中呈高电位时，使位线DM-1，和D0均呈高电位，所以数据输出时，DM-1=D0=1。用MOS管构成R