硅集成工艺.pptVIP

* CVDSIO2薄膜的台阶覆盖 06微电 李萍英 27号 IC芯片 芯片中的MOS切片 在集成电路工艺中，CVD薄膜对其下方的图形总要进行覆盖，以期保护性能、完整性、外形优美等等作用！ 由下图可知虽其内部制作可能存在的一些粗糙都可在保形覆盖时及其包装的时候能得到基本完美的“亡羊补牢其时不晚” 这类的覆盖就是保形覆盖：只无论衬底表面有什么样的倾斜图形，在所有图形的上面都有相同厚度的薄膜的沉积。 那么如何完成呢？ 乌状物成长 乌狀物成长， 橫截面圆 乌状物合成 连续薄膜 ? 气体或是气相源材料引进反应器內 ? 源材料扩散穿过边界并接触基片表面 ? 源材料吸附在基片表面上 ? 吸附的原材料再基片表面上移动 ? 在基片表面上开始化学反应 ? 固态副产物在基片表面上形成晶核 ? 晶核生長成乌狀物 ? 乌狀物合并成连续的薄膜 ? 其他气体副产物从基片表面上脱附释出 ? 气体副产品过扩散边界层 ? 气体副产品流出反应器. 台阶覆盖 阶梯覆盖(Step Coverage) ? 对沉积薄膜在基片表面再产生之阶梯的 斜率所做的一种量测 CVD的重要参数 –（1） 深宽比(Aspect ratio) –（2） 侧壁阶梯覆盖 –（3）底部阶梯覆盖 –（4）似性型(Conformality) –（5） 悬突(Overhang) 基片 影响阶梯覆盖的因素 ?影响阶梯覆盖的主要因素 ——源材料的到达角度 ? 改变压力： 当源材料的平均自由路径比间隙深度还要长时， 则元材料几乎无法回到角A,可有效減少到达角度 ——源材料的表面迁移率 ? 主要由源材料化学特性和温度決定,增加温度可改善之 角A: 270°, 角C: 90° 角A 有较多的源材料, 较多的沉,形成悬突。 悬突会在间隙內部形成空洞或锁 B A C 180° 270° 90° 金属 介电质 金属 介电质 金属 介电质 空洞 空洞形成的步骤 ? 随着薄膜厚度的增 加,悬突会由於较大 的到达角度而成長 更快,凸出物將會很 快的封合间隙而形 成空洞,空洞內会有 制程气体將造成后 续制成问题或是元 件特性影响 到达角度, 接触窗孔 ?到达角度也可就蚀刻制程加以控制修正,利用蚀刻方式將接触 窗孔蚀刻成锥狀窗口,以形成较大到达角度 由下张可知 到達角度的控制 FIRST: 改变压力 SECOND: 当源材料的平均自由路径比间隙深度还要长时，可有效減少到达角度 阶梯覆盖性与压力和表面迁移率的关系 无迁移率 无迁移率 高迁移率 Evaporation 怎样的角度最佳？？ Planetary wafer holder Shadowing and Step Coverage *