第2章节建模与仿真幻灯片.pptVIP

port(ain,bin,cin: in std_logic;cout,sum: out std_logic); end entity f_adder; architecture hh of f_adder is ? component h_adder port (a,b:in std_logic; so,co:out std_logic); end component h_adder; component or1 port(a,b: in std_logic;c: out std_logic); end component; signal x,y,z:std_logic; begin w1: h_adder port map(a=ain,b=bin,co=x,so=y); w2:h_adder port map(a=cin,b=y,co=z,so=sum); w3:or1 port map( a=x,b=z,c=cout); end architecture hh; 程序功能：从库中调用两个半加器和一个或门两种元件，通过例化连接成一个全加器。 主要特点：采用了元件调用语句“component”、 “end component”;采用了例化语句 “port map”。这种描述法在由小模块构成大模块的设计中，经常使用。 2.3.4　考虑两种设计输入方式的特点和应用